车载信息终端是对车辆发动机数据、车内状况、车辆地理位置信息进行采集、存储,并能将这些信息传输到后台管理平台,且具备良好的人机交互能力与一定娱乐功能的设备。国内外,对车载信息终端都有一定的研究。国外,车载信息终端在适用性方面存在较大问题。国内,除在车辆适用性方面存在问题以外,终端自身的信息处理能力,信息传输能力,可扩展性以及功能丰富性都存在严重的不足,不能满足后台管理平台和车辆驾驶人员的相关需求。本课题从解决目前国内外车载信息终端所存在的问题出发,以研究车载信息终端核心板实现的关键技术为论文落脚点,按照以下思路来展开：针对车载信息终端的功能需求,硬件设计上,从高度提升车载信息终端信息的处理、采集、存储、传输、人机交互等能力的角度,来解决国内外车载信息终端功能简易和车辆适用性问题,进而提出车载信息终端核心板的整体设计方案,以及相关电路具体设计方案。DDR3信号传输链路设计是决定核心板能否成功设计的关键环节之一。本文针对DDR3信号传输链路中所存在的反射、串扰问题,详细分析高速数字信号的串扰、反射等信号完整性问题的产生机理,借助Cadence信号完整性仿真工具,利用CPU和DDR3的IBIS模型,通过仿真对比分析,并最终确定出满足DDR3噪声容限的驱动器输出阻抗、传输线特征阻抗、PCB介质厚度、传输线最小间距等传输线链路参数的设计值,来解决反射、串扰给系统带来的噪声容限降低问题。针对JEDEC所规定的DDR3时序规范,详细分析读、写DDR3信号的建立和保持机制,并最终给出DDR3数据信号驱动器缓冲时间、数据信号传输时间与DDR3时钟信号传输时间的对应关系,进而指导DDR3传输线设计。从而解决DDR3信号传输链路中的信号完整性和时序问题。电源完整性问题是影响核心板能否成功设计的又一关键因素。本文针对核心板各路电源轨道的纹波要求,从电源分配网络(PDN)的角度,分析高速数字电路供电系统的所有环节,借助Cadence电源完整性设计工具,通过仿真对比分析出,大封装大电容和小封装小电容对降低各个频率段电源阻抗作用,并根据仿真结果,确定出,使得在几十KHz到几百MHz的频率范围内,电源阻抗都低于由纹波要求所计算出来的各路电源轨道的目标阻抗的电容分配网络,从而解决核心板的电源完整性问题。经测试,核心板DDR3部分信号质量无过冲、毛刺等问题,差分信号相位满足设计要求。电源部分,除DDR供电外,其余各路电源纹波峰峰值Vp-p都在30mv以内,而DDR部分实测的电源纹波峰峰值Vp-p为113mv,满足芯片手册所要求的150mv。最终,LINUX内核、文件系统都在核心板硬件平台上正常启动,且运行稳定,证明系统设计成功。