论文部分内容阅读
超长指令字（Very Long Instruction Word，Vuw）处理器一般采用总线互连的多簇结构，每个簇中的功能单元共享一个本地寄存器堆，簇间采用总线传输数据，以避免功能单元增多时，全连通结构的延时、面积和功耗的快速增长；但簇间数据共享时的拷贝和延时，使得处理器在性能上有所下降．文中提出了一种寄存器堆互连的多簇VLIW结构，采用寄存器堆来连接各个簇，从而可以避免簇间数据传输的延时和额外的数据拷贝操作．同时也提出了针对这种结构的指令调度算法，以提高指令调度的性能．实验结果表明，与全连通的VLIW结