论文部分内容阅读
本文研究了可能适用于片上网络的一些码型,最后选用了几种高效且易实现的码型来设计差错控制电路。考虑到芯片集成度的不断提高,互连线的串扰而造成的传播时延,以及耦合电容引起的功耗,本文另外又采用了一种串扰避免码,并与奇偶校验码相结合,来实现差错控制。通过仿真验证,本文所设计的差错控制电路功能正确。