论文部分内容阅读
ＰＡＬ器件，尤其是高性能的ＰＡＬ２２Ｖ１０或者２２ＶＰ１０在最新的逻辑电路设计中广泛被采用。国内一些单位经做过ＰＡＬ解析方面的工作，但有状诚探测时间长，采集数据不准确等缺陷，其解析效果不佳。本文对于同步时序结构的ＰＡＬ器件，提出了一种行之有效的解析方法，它不公速度快，而且可以提主的准确性，给研究和分吸加密的ＰＡＬ器件的逻辑设计者，解决了由于译码不出ＰＡＬ内部码点所带来的一系列困难，并为想要成ＰＡＬ