论文部分内容阅读
基于SMIC0．18μm，1．8V工艺，设计了一种新型的双采样保持电路，可用于12bit、100MHz采样频率的时间交织流水线（Pipelined）ADC中．设计了一种采用了增益增强技术并带有一种改进的开关电容共模反馈电路的全差分运放．并且针对该双采样保持电路设计了特定的时钟发生电路．在cadence电路设计平台中利用Spectre仿真，结果表明：该采样保持电路可以实现12位、100MS／s采样速率和15mw功耗，满足系统设计要求．