论文部分内容阅读
本文提出了一种准循环低密度奇偶校验码的低复杂度高速编码器结构。通过利用循环矩阵的结构特性，增加少量的硬件开销就可以提高编码器的并行度，得到一种基于并行SRAA结构的编码算法，提高了编码器的吞吐量。这种编码方法的主要优点是复杂度较低，且编码延时小。在Xilinx Virtex 4 FPGA上实现了（8176，7154）有限几何LDPC码的编码器，吞吐量达到800Mbps。