基于单芯片的GPS接收机硬件设计

来源 :电子产品世界 | 被引量 : 0次 | 上传用户:sb871697914
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
  摘要: 给出了基于Hammerhead实现单芯片GPS接收机的硬件设计,给出射频PCB设计方案。
  关键词:GPS接收机;Hammerhead;射频
  
  引言
  
  GPS(全球定位系统)发展到今天,其用途越来越广泛,而技术的进步和用户需求也不断推动GPS系统的增强。目前美国正在致力于GPSBlockⅡ系统的现代化和“GPS-Ⅲ”计划,旨在全面改善GPS的生命力、精度、可用性、完好性、灵活性和安全性。
  GPS用户端设备也处于不断升级和发展之中。从接收机的结构来看,随着VLSI(超大规模集成电路)和DSP技术的发展,单通道序贯式、时分多路复用式接收机早已被采用DSP模块的并行多通道接收机所代替,所能达到的通道数和等效相关器数不断增加,集成度更高的内嵌MPU/MCU的GPS基带处理器芯片成为主流,将射频和数字处理集成在一起的单芯片接收机产品也已经问世。
  本文介绍了一种单芯片GPS接收机的硬件设计。该方案采用Hammerhead芯片,该芯片集射频与基带GPS功能于一身,具有低功耗、高性能、尺寸小的特点。


  
  Hammerhead
  Hammerhead是一款由英飞凌科技公司和GlobalLocate公司合作开发的高集成度单片GPS接收机IC,片内集成了低噪声放大器、混频器、自动增益控制器、A/D、线性稳压器、锁相环、数字基带。由于它的超大规模集成度,Hammerhead片外只需很少的元件即可构成一个GPS接收机,大大降低了元件成本以及PCB面积。Hammer-head使用大规模并行关联技术来接收卫星以八个并行信道发射的信号,并将它们同32,000多个相关器中的参考码进行比较。与车辆导航系统中常用的接收器相比,该技术可以大幅缩短首次定位时间,并可以显著减少功耗。Hammerhead具有灵活结构的PLL,巧妙地使用了目前手机设计中采用的功能单元,如用于高精度参考时钟频率(10-40MHz)和实时时钟频率(32,768kHz)的晶振,支持在3G、GSM、CDMA电话中应用。片上的LNA允许连接无源的或者有源的天线到Hammerhead。标准的UART端口、SPI和FC接口,使其可以与任何一种目标系统进行连接。Hammerhead提供6种功耗模式,1分钟只定位1次的情况下功耗可低至0.3mW。另外,除了具有传统的GPS定位功能外,Hammerhead还支持A-GPS,LTO等工作模式,在室内、野外等GPS卫星信号极弱或者无法收到GPS信号的情况下也能定位。
  
  GPS接受机硬件设计射频前端
  
  图1和图2分别是使用无源天线和有源天线时射频前端的电路图。
  当使用低增益(10~15dB)的无源天线时,接收到的GPS信号需要经过滤波后送给Hammer-head的LNA,GlobalLocate推荐使用Epcos公司的B9000SAW滤波器。在LNA的输入和输出引脚需要匹配网络,匹配阻抗为50Ω。同样,LNA的输出在送给混频器之前也需要使用滤波器来抑制带外信号,GlobalLocate推荐使用Epcos公司的B7840SAW滤波器,经该滤波器输出的平衡差分信号对可以直接送给Hammedaead的混频器差分输入引脚。
  如果使用高增益(25~30dB)的有源天线,无需使用内部LNA,直接将接收到的GPS信号经过B7840滤波后送给混频器即可。因为需要给天线供电,因此在天线电源处采用了LC滤波(L1,C2)用来滤除由电源进入的高频噪声。C3用来隔直,防止直流偏置进入混频器。另外要注意增加合适的衰减器,防止混频器过载。假设混频器输入信号最高增益为18dB,天线接收器增益为28dB,天线线缆衰减1.4dB/m,长度为3m,可以增加一个T型电阻衰减网络,其衰减系数=28-18-3×1.4≈5dB。
  
  参考时钟
  
  Hammerhead用到了两种时钟。一种是参考时钟,范围10~40MHz,可来自于外部系统的时钟输入,也可由一个独立的时钟IC产生。因为该时钟提供给芯片内部的锁相环、射频模块、数字基带以及相关器等模块,要求其时钟偏移在2.5ppm以内,如果偏移太大,就不足以保证信号的跟踪和锁定。基于这样的原因,推荐使用26MHz的TCXO,具体电路如图3所示。其中Ll的作用是滤除电源噪声对TCXO输出信号的影响。
  另一种时钟是RTCCLK,用于低功耗模式下将Hammerhead唤醒。该时钟大小要求为32.768KHz,可以用普通的有源晶振或者片外系统时钟源产生。
  
  电源设计
  
  Hammerhead一共需要核心电压(1.5v)、射频电压(1.8V)以及逻辑电压(2.5V/2.8V/3.3V)三路电源,在芯片内部均有对应的线性稳压器,可简化电源设计。在设计电源电路时,可根据整个系统的电源使用情况、功耗要求以及Hammer-head的功率耗散来决定是否使用内部线性稳压源以及使用多大的逻辑电平。另外要注意的几点问题是:
  每个电源输入引脚必须至少有一个0.1uF陶瓷滤波电容;
  核心电压工作时要较大的瞬态电流,在该电源网络上添加一个10uF的电容到地,以提供更好的电源响应,
  注意区分模拟、数字电源,用磁珠对模拟、数字电源进行隔离。尤其是射频部分对电源噪声极其敏感,必要的情况下,可以单独使用一个输出1.8V的LDO给RF供电。
  
  数字I/O
  
  Hammerhead拥有三种串行接口:标准UART端口、FC端口以及SH端口。其中12C以及SPI端口的引脚与UART引脚复用,可以通过设WHammerheadll0MS[2:0]三个引脚的逻辑电平状态来选择使用哪一种接口。
  
  PCB设计
  
  由于含有射频信号,GPS接收机的PCB设计相对中低频信号的PCB板来说要困难得多,因此需要注意以下事项:
  射频信号走线尽量短、直,在同一层走线,不能走直角;尽可能的用铺地铜皮将射频信号隔离,防止其他信号与其之间产生串扰;平衡差分信号的路径要保持平行,并且长度相仿,这样可以加强二者之间的耦合而减弱与其他线之间的耦合。
  26MHz参考时钟信号的稳定性直接决定了GPS接收机的性能。布线时该信号要远离以下信号:32.768KHz时钟、数字信号、射频信号;用铺地铜皮将其包围可以起到很好的隔离效果,允许的话可以在地层走线;PLL的匹配网络应尽量靠近与其相连的引脚放置。
  滤波电容应该尽量靠近相应的电源引脚放置;为了保证电源层的稳定,应尽量增大电源的铺铜面积,减小铺铜间距是一种有效的方法;使用尽可能多的接地过孔将顶层与底层的接地铜皮与电源分割层地层铜皮相连,可以保证地层铜皮足够平稳,起到更好的隔离效果;模拟电源与数字电源要隔离,在两者搭接处加入磁珠,防止互相干扰,连接电源和地的导线应尽量粗一些。
  有资料表明,GPRS、CDMA等无线通信模块的射频信号以及LCD的第143次谐波都会对GPS接收机的工作产生影响,这些信号被称为基带噪声。消除这些噪声影响的最简便方法,是使用一个金属罩将射频电路以及Hammerhead芯片屏蔽起来;另外,在TCXO外安装一个屏蔽罩,可防止因气流流动引起的温度骤然变化而导致的TCXO输出频率偏移。
  
  结语
  
  基于Hammerhead的GPS接收机具有低成本、低功耗、性能优越的特点。高集成度使安装在芯片以外的接收机部件极少,节约了相当大的印制板空间,降低了组件成本。加入内部LNA和PLL既降低了成本,又减少了整个系统的功耗。通过软件可以选择使用有源或者无源天线,还可以设置芯片工作在GPS、A-GPS、LTO等模式,非常适合在手机、PDA、便携式设备等嵌入式领域中使用。目前,我们已经在一款野外勘探手持机中使用Hammerhead实现了GPS定位功能,其电路在PCB中的面积为25mm×20mm功耗小于0.1W;冷启动时首次定位时间小于60s,热启动时小于10s;定位精度5m。
其他文献
今后五年内,基于FPGA的系统设计将增长30%。现在是个设计的时代,软件开发是FPGA应用成败的重要因素之一。一些FPGA硬件供应商提供开发工具,特点是主要用于该公司的FPGA,这种方式主要由亚洲国家采用。如果在FPGA开发中需要来自不同公司的FPGA,进行复杂的设计就需要借助专业的EDA工具厂商提供的工具一这种方式在欧美流行。  本刊编辑部邀请了众多FPGA器件/工具厂商,畅谈FPGA开发工具的
期刊
基于不同技术或来自不同厂家的MOSFET,即使RDS(ON)和BVDSS值相接近,也可能在耐雪崩(Avalanche)/UIS能力方面存在很大差异。耐雪崩/UIS能力是许多不同参数的复杂函数,主要取决于裸片尺寸,但也受其它参数影响。大多数产品资料都采用EAS值来表示UIS能力,但EAS值本身并不是比较UIS能力的好方法。有些器件的参数是在额定电流下测量的,另一些则是在额定电流的几分之一情况下测量的
期刊
Altera设计工具    当前FPGA开发工具的发展趋势  “工欲善其事,必先利其器。”要做好PLD的设计没有工具的支持是无法想象的。PLD设计魅力在于此:就像爱因斯坦把质量和速度相结合,得出E=mc2样,PLD设计把硬件和软件相结合,释放出巨大的能量。展望未来,可以看出FPGA工具有如下发展趋势:高性能(Performance)和高生产力(Productlv-ity),当前PLD软件开发工具都
期刊
概述    过去几年,人们对无线局域网(WLAN)硬件的需求有了显著的增长,无线局域网很快从新奇的技术发展成为生活必需品。2005年WLAN芯片组出货量突破1亿套大关,比2001年不足1000万套增长了10多倍,这些数字说明WLAN市场正在快速扩张。  Wi-Fi普及率的提高有助于这项技术拓展到电脑以外,进入互联网电话、音乐流播、游戏、甚至照片欣赏和家庭视频传送等消费电子应用。加速这一发展趋势的还
期刊
摘要:本文提出一种基于嵌入式TCP/IP软件体系结构的优化设计和解决方案,通过分析在嵌入式系统上实现TCP/IP的速度、程序结构、内存需求等特点,优化设计了清晰的TCP/IP和应用层接口、防止多余的内存拷贝和实现数据包整序重发/窗口控制。最后给出了嵌入式TCP/IP的性能评价。  关键词:嵌入式系统;TCP/IP;软件体系结构;优化设计  2006年9月24日收到本文。廖日坤:博士,从事下一代网络
期刊
2006年9月,Actel推出低功耗的FPGA—IGLOO系列。这个以Flash(闪存)为基础的产品系列的静态功耗为5uW,是当时最接近竞争产产品功耗的1/4;与目前领先的PLD产品比较,可延长便携式应用的电池寿命达5倍,可以取代ASIC和CPLD(复杂可编程逻辑器件)在便携式产品中的应用。  Actel新版本Libero集成设计环境(IDE)能为Actel以Flash为基础的现场可编程门阵列(F
期刊
问:现在DSP跟微处理器结合的情况比较多,实现DSP功能的FPGA是否也要和微处理器合作?  答:现在90%以上的FPGA都运用在处理器上,这也正是FPGA这方面的优势。你可以用FleA的逻辑搭建一个软处理器,也可以选用具有内嵌硬处理器的产品。因此,可以很容易在FPGA上实现微处理器的性能。    问:FPGA已经能够实现DSP,为何还要专门开发为DSP应用的FGPA?  答:首先,所有的FPGA
期刊
嵌入式“智能”的兴起  微处理器出现带动了电子产品开发的革命,因为可以把设计问题的各个部分转移到高度灵活、易于升级的软件功能上。所以,开发电子产品的本质只剩下了两个设计层次,第一层是使用印刷电路板(PCB)上的分立器件搭建物理平台,第二层则涉及到设计中可编程部分的开发,并在设计中或制造后将它们“装载”进物理设计中去。  可编程器件如FPGA的兴起,重新定义了软件和硬件间的界线,也让工程师重新思考如
期刊
一季度芯片销售排名发生变化    市场研究机构IC Insights发布了2007年一季度的半导体芯片厂商销售排行,排行榜的冠亚军仍由英特尔和三星公司占据,一季度英特尔以80.1亿美元销售额轻松占据榜首,三星则以47亿美元的销售额排在其后。此外排名未发生变化的公司还有第10名恩智浦(NXP),一季度销售额14.6亿美元。第17名英飞凌,一季度销售额12.5亿美元。  排名上升的公司有:东芝,一季度
期刊
从ASIC到FPGA的一对一替代是否是一条不归之路?答案是否定的。  正如你所看到的,如果说几十年来,低功耗、小型化、省钱和省时一直是半导体产业的终极目标,那么,当今该产业的成本和开发时间压力也更加强调这些要求,迫使设计人员不得不去寻找具有灵活性、安全性和可靠性的解决方案。正是这些“必不可少的”产业条件为FPGA创造了极大的机会,使其能涉足那些传统上被开发周期长、成本高的ASIC技术所占据的市场。
期刊