Altera设计工具
　　
　　当前FPGA开发工具的发展趋势
　　“工欲善其事，必先利其器。”要做好PLD的设计没有工具的支持是无法想象的。PLD设计魅力在于此：就像爱因斯坦把质量和速度相结合，得出E＝mc²样，PLD设计把硬件和软件相结合，释放出巨大的能量。展望未来，可以看出FPGA工具有如下发展趋势：高性能(Performance)和高生产力(Productlv-ity)，当前PLD软件开发工具都围绕着这两个P展开，方便客户设计，推动整个EDA行业的发展。
　　
　　Altera FPGA IDE开发工具的特点
　　PLD设计流程分为设计，综合，布局布线，验证，配置芯片，客户在以下方面面对不同的挑战：
　　系统级设计：工程师可以足够快速地构建系统吗?软件工程师可以加速软件代码吗?
　　功耗管理：系统构架满足功耗预算吗?功耗估计可靠吗?软件自动优化功耗并达到时序要求吗?
　　团队生产力：不同地域的团队可以运作设计的项目吗?时序设计是否最优化?编译时间有没减少?
　　Quartus II软件是Altera也是业界唯一的一款CPLD、FPGA和结构化ASIC的开发工具。
　　感受软件最好的方法就是体验一把，可以尝试Quartus II的互动软件，“Show me，Guide me，Test me”，它可以在Quartus II软件HELP菜单中TUTORIAL栏中获得。
　　Altera的Quartus II中的SOPC Builder，Nios II C2H(Nios II C语言至硬件加速编译器)，PowerPlay，Teambased Design，IncrementalCompilation，Timequest积极应对上述的挑战。
　　SOPC Builder
　　SOPC Builder工具能够迅速、轻松的构建并评估嵌入式系统。在建立一个系统时，最耗时的任务是根据系统要求集成大量的组件。SOPC Builder避免了手动系统集成任务，能够将精力集中在定制用户逻辑设计上，从而突出系统优势。
　　
　　Nios ll C语言至硬件加速编译器
　　Nios Il C语言至硬件加速(C2H)编泽器将对复杂的数学逻辑ANSIC函数转换为FPGA中的硬件加速器，大大提升了软件性能。对于需要提高其嵌入式软件性能的软件工程师而言，硬件加速是非常重要的工具。与通用CPU相比，硬件加速器利用FPGA并行处理结构，在每一个时钟周期中完成更多的计算操作，将性能提升几个数量级。
　　
　　PowerPlay功率分析和优化技术
　　Quartus II软件PowerPlay功耗分析和优化技术提供对Stratix Ⅲ可编程功耗技术的支持。利用可编程功耗技术，Quartus II软件自动对高性能通路进行布线，然后将性能不关键的通路设置为低功耗。此外，QuartusII软件自动将没有使用的逻辑进行关断，结果大大降低了总功耗。