今天，半导体行业正在发生急剧而重大的变化。例如，今年1月，NXP(前Philips半导体)宣布退出Crolles 2的开发，转而依靠与TSMC(台积电)的合作来推进工艺开发；集设计、制造一体化的集成器件制造商(IDM)－TI也改变了初衷，宣布到45nm时，数字CMOS将走fab-lite(轻晶圆厂)道路；Freescale宣布改投IBM阵营……如果大厂商们不去开发自己的工艺技术，那又如何使自己产品具有鲜明特色呢?答案是：他们打算在设计方面添加更多的特色，形成差异化。
　　如今，fabless成了潮流所向。市场调查公司IC Insights的报告指出，从1998年到2006年，fabless公司增加了6倍，销售额占整个市场的比例从6.7％提高到20.0％。IC设计创造特色主要包括以下几种举措：
　　系统架构一系统架构更直接地进入到设计之中。传统上，上层的系统设计者设计算法、规定架构，然后一组设计师拿着打印好的性能规范，用Verilog、VHDL或者某种语言来实现，甚至做出原理图。变换是完全手工的，先在Verilog中描述，经过仿真验证后，绘制版图，然后得到芯片。新的设计方法可使速度大幅提升，在高层，如ANSI CH，仿真速度可以快上万倍。
　　IP—传统上，IP供应商具有鲜明特色，要么是系统芯片(SoC)开发商能够很好地理解架构，从而能很好地运用IP，抑或，有比竞争对手丰富或效率更高的ASIC库，便可以提供复杂的功能。现在IP业已经是增长率高达20％的大行业了。大开发商即使有能力，也不得不收集大的IP模块，因为只有这样，才能更快速地实现新的功能，保证独立性和功能上的与众不同。
　　实现效率—过去，你请到优秀的设计者，就可以开发出最佳的设计。现在难度加大了，我们曾经使用原理图捕捉，后来又使用门级设计和RTL级设计，如今大多数厂商已认识到，下一步要向System Verilog转移，将带来设计验证方面的高效率。
　　低功耗一在所有层次都要实现低功耗。从架构上进行优化，降低功耗的幅度最大；RTL级可以通过行为级的电源管理等措施来减少功耗；具体设计级则努力通过布线等技巧来进一步挤出功耗，虽然节省功耗有限，但也必不可少。
　　制造成品率—成品率的量度在传统上是基于面积的，是颗粒带来的缺陷。最近几年，随着特征尺寸变得越来越小，其他效应也开始影响到成品率，特别是干涉、衍射、反射、再反射等光学效应。人们采取的对策，是引入一组所谓的推荐设计规则。当然，还需要设计者与芯片制造商(foundry)合作，但foundry不会告诉全世界其工艺是什么，因为要想做出他们的专有性特色。
　　总之，公司拥有独特的工艺技术，就必须通过设计技术，这就是创新。让芯片所采用的架构具有独特性，在芯片中融入具有专有性的IP模块，实现低功耗、高性能，或者低成本，或者高成品率。
　　
　　执行主编
　　王　莹