论文部分内容阅读
一、前言32位微处理器68020具有计算功能极强,速度快等特点,这也带来了与子系统接口的复杂性。尤其是 CPU 主存贮器(DRAM)阵列之间的接口,往往需要很多的外部支持电路,而且还要花费很大的精力去处理好 CPU 与主存贮器之间的时序配合问题。如采用普通的 MSI/LSI 逻辑电路构成的支持电路,不仅占用了系统板上的大部分空间,而且接口之间的时序很难达到设计要求,从而大大降低了系统的性能。