【摘 要】
：
本文提出了简化数字式电荷耦合逻辑(DCCL)全加器结构的实现方法。此法可使这种全加器的时钟脉冲减少到三种,而且其中的两种与普通二相电荷耦合器件(CCD)的时钟系统完全一致,
论文部分内容阅读
本文提出了简化数字式电荷耦合逻辑(DCCL)全加器结构的实现方法。此法可使这种全加器的时钟脉冲减少到三种,而且其中的两种与普通二相电荷耦合器件(CCD)的时钟系统完全一致,这对发展CCD存储与DCCL相结合的单片式信息处理系统有重大意义。文中给出了用常规的MOS工艺制造二位加法器的设计原理与实验结果。
This paper presents a simplified digital charge-coupled logic (DCCL) full adder implementation. This method can reduce the clock of this full adder to three, and two of them are exactly the same as the clock system of an ordinary two-phase charge-coupled device (CCD), which is of great importance for the development of a monolithic combination of CCD memory and DCCL Information processing system is of great significance. In this paper, the design principle and experimental results of two-bit adder with conventional MOS technology are given.
其他文献
半导体大规模集成虽只有很短的历史。但其成果却十分丰硕。在未来,集成电路的影响将会更迅速地扩及到所有的生产及民用范围。集成电路将会以何等速度进一步发展?何时能够达到
采用非晶态硅作为双极型微波功率晶体管的发射极材料,利用这种硅层的垂直电阻的镇流作用,能够消除发射极边缘的注入电流集边现象。与通常晶体管相比,FFJ的有效发射极面积对基
真题再现网上购物,视频聊天,线上娱乐,已成为当下很多人生活不可或缺的一部分。业内人士指出,不远的将来,我们只需在家里安装VR(虚拟现实)设备,便可以足不出户地穿梭于各个虚
我国的地图测绘,曾在一个相当长的时期内处于世界领先地位。清朝初年,当欧洲各国的大地测量或尚未开始,或尚未完成之际,我国已在康熙皇帝主持下,花了十年(1708~1718年)时间,
周期永磁聚焦耦合腔行波管的电子轨迹绘于r-z和x-y两投视图中。这些曲线是在磁场值为1.0～1.9倍布里渊值和在小信号与饱和高频条件下绘出的。文中指出,合适编程的场能控制电子
由于采用电子秤量系统而得到了两个主要好处,即系统有显示和准确度高。任何机械系统如果不是限制在实验室的条件下,在这两方面便都值得怀疑。数字显示消除了大多数读数错误,
担任外长期间,他不仅稳定了中国与美苏等大国的关系,而且用二战结束的特殊时期,切实提升了中国的国际地位。
During his tenure as foreign minister, he not only stabiliz
因病致贫问题是随着社会改革而产生的,由于企业劳动用工制度的改变、医疗制度的改变、社会保障制度的改变,一些城镇下岗职工、低收入居民患大病后,一下子使整个家庭陷入严重
二○○六年十二月二十七日下午,北京大学的严家炎教授打电话告诉我,日本的杰出学者丸山日升先生已于十一月二十六日溘然仙逝。我立即给丸山夫子松子写了一封吊唁信。考虑到岁
一、简要的回顾[1]在电荷耦合器件成象应用之前,已经有许多技术能够将可见光、微光、红外线图象转变为成幅的电信号。主要有:电子束扫描的光导摄象管成象;电子扫描光电探测