论文部分内容阅读
设计了一个数字时钟数据恢复电路，采用相位选择锁相环进行相位调整，在不影响系统噪声性能的前提下大大降低了芯片面积。该电路应用于100MHz以太网收发系统中，采用中芯国际0．18μm标准CMOS工艺实现，核心电路相位选择锁相环的芯片面积小于0．12mm^2，电流消耗低于4mA。仿真与测试结果表明，恢复时钟抖动的峰峰值小于350ps，相位偏差小于400ps，以太网接收误码率小于10^-12，电路可以满足接收系统的要求。