【摘 要】
：
HBM(高带宽内存)存储系统与传统的DRAM接口相比,具有高速率和低功耗特性。在2.5D/3D的设计中,随着HBM速率的提高,对信号与电源完整性的设计的考量越来越重要,如何通过有效的仿真指导产品的设计是一个挑战。首先从信号完整性的角度讨论了设计的考量点,其次从电源完整性的角度讨论电源噪声在高速传输信号中的影响,并提出了如何仿真与预测大量同步开关噪声等电源噪声对眼图的影响,最后基于芯片的测试结果对比仿真,给出结论。
【机 构】
：
上海燧原科技有限公司,上海铿腾电子科技有限公司
论文部分内容阅读
HBM(高带宽内存)存储系统与传统的DRAM接口相比,具有高速率和低功耗特性。在2.5D/3D的设计中,随着HBM速率的提高,对信号与电源完整性的设计的考量越来越重要,如何通过有效的仿真指导产品的设计是一个挑战。首先从信号完整性的角度讨论了设计的考量点,其次从电源完整性的角度讨论电源噪声在高速传输信号中的影响,并提出了如何仿真与预测大量同步开关噪声等电源噪声对眼图的影响,最后基于芯片的测试结果对比仿真,给出结论。
其他文献
为了满足人们对更好解锁方式的需求,提出了一种基于语音指令的电子门锁解锁方法及系统。该方法的设计理念是:利用手机号码的唯一性识别用户身份;利用语音识别技术,实现利用不同的语音指令打开不同门锁。该系统由电子门锁、手机和互联网服务器组成。对该方法及系统进行了详细设计和说明,据此即可进行代码编写、电路设计等产品化设计工作。基于本方法及系统的电子门锁适用范围宽、解锁便捷,并具有更好的安全性、更高的性价比,对电子门锁或智能门锁行业的发展将会产生重要影响。
该文提出一种通用的时间数字转换器(TDC)码密度校准信号产生方法,该方法基于相干采样理论,通过合理设置TDC主时钟和校准信号之间的频率差,结合输出信号保持电路,产生校准用的随机信号,在码密度校准过程中,随机信号均匀分布在TDC的延时路径上,实现对TDC的bin-by-bin校准。基于Xilinx公司的28 nm工艺的Kintex-7现场可编程门阵列(FPGA)内部的进位链实现一种plain TDC
在先进工艺节点下,芯片电源网络的电阻增加和高密度的晶体管同时翻转会在VDD和VSS上产生电压降(IR Drop),导致芯片产生时序问题和功能性障碍。采用基于Innovus工具的三种自动化IR Drop修复流程在PR(Placement and Route)阶段优化模块的动态IR Drop。结果表明,Pegasus PG Fix Flow和IR-Aware Placement这两种方法能分别修复设计的48%和33.8%的IR Drop违例,且不会恶化时序和DRC(Design Rule Check),而IR
基于上交所主板市场A股企业的财务指标数据来预测企业的财务风险,样本数据包括1227家正常上市企业和42家被财务预警的企业,数据严重不平衡,通过重采样技术解决了分类器在不平衡样本中失效的问题,运用Bagging思想的集成机器学习对预测模型进行提升与优化。正确挑选出有财务危机企业的概率最高达到92.86%,在此基础上,样本的整体准确率在经过模型的集成之后提高了5.4%。集成模型提高了对上市企业的财务预警能力,能为企业的正常经营和投资者的安全投资提供一定的借鉴。
随着当今电子行业的发展,对SoC芯片,尤其是数模混合芯片的要求越来越高。和传统的DEF/GDS数据交互方式相比,Mixed Signal Open Database(MSOA)RapidPDK可以帮助设计人员通过相同的PDK更好地完成数字工具Innovus和模拟工具Virtuoso之间的数据传递。首先描述了5 nm MSOA RapidPDK生成方式,其次使用生成的PDK实现5 nm IP物理实现,同时验证MSOA flow对5 nm设计在版图完成和交付方面的速率提升。
针对无人机蜂群作战中的目标高精度、高可靠融合定位问题,论文提出了一种基于多传感器信息融合的容错定位方法。首先,对常用的无人机定位方法进行对比分析,设计了一种典型任务场景;然后,论文对多传感器数据融合结构进行了深入研究,并针对这一典型多源异构数据融合场景设计了层次化分布式的融合结构;之后,论文给出了分布式容错扩展信息滤波算法,通过故障检测的设计保证了对故障或受干扰传感器的隔离,同时,该算法还将定位滤
随着现代超大规模集成电路的电源网络变得十分复杂,在片上对其各电源域电压噪声功率谱的测量变得越来越有意义。片上电源电压噪声测量电路的设计难点主要是在面积和功耗开销较小的情况下,可以较高精度地测量频率范围很宽的电源噪声信号。介绍了基于自相关方法测量电源电压噪声功率谱的原理,并总结了目前用于电源电压噪声功率谱测量的主要电路技术,讨论了相关结构和技术的优缺点,为超大规模集成电路的设计研发人员提供了有益参考。
随着工艺尺寸的不断缩小,电路规模的不断复杂化以及版图中寄生规模的不断增大,在一些大规模的后仿验证过程中,Cadence公司提供的模拟全精度仿真器Spectre/APS/APS RF已不能满足需求。针对这一问题,Cadence于2019年推出APS的下一代模拟全精度仿真器Spectre X,在实际使用过程中发现其对普通模拟仿真性能提升明显并且基本保持了APS的仿真精度。2020年,Cadence推出其APS RF的下一代仿真器Spectre X RF仿真器。RF仿真在整体仿真验证流程中同样占据很大一部分,在
传统的静态时序分析会将电压的不一致性作为减弱参数形式,以一定的余量帮助使用者覆盖大部分真实芯片中的情况。但是随着芯片越来越大,软硬件的功能越来越多,由于电压降引起的时序违例越来越多。很多情况下IR的分析是符合标准的。现在主流的大规模芯片如AI芯片都是基于12 nm、7 nm或者更小的技术节点。封装还会引入3DIC。电压降分析越来越复杂也越来越重要。与此同时,时序分析也将会引入电压降的影响。Tempus-PI提供一个真正的时序和电压降协同仿真的签核流程,以此来帮助找到真正的电压敏感的关键路径。该仿真工作的结
由于片上系统芯片(System on Chip,SoC)规模越来越大,软件仿真速度在一些大的场景测试用例下已经很难满足验证计划时间的要求。现场可编程门阵列(Field Programmable Gate Array,FPGA)原型验证平台容量的限制,以及需要修改时钟树等特性导致FPGA平台并不适合做功耗/性能评估。基于Emulator平台的仿真加速以及功耗/性能评估已经成为一种趋势。可以使用Emulator的加速验证知识产权(Accelerated Verification Intellectual Pr