论文部分内容阅读
介绍了一种12 bit 60 MS/s流水线模数转换器(ADC),该转换器使用采样保持电路,将连续变化的模拟信号通过一定时间间隔的采样,以实现信号的准确量化,利用增益自举运放提高信号建立的线性度;采用每级1.5 bit精确度的流水线结构实现冗余编码,降低比较器失调电压对精确度的影响,同时提出一种新型的消除静态功耗的预放大比较器结构.该流水线ADC芯片采用华力55 nm互补金属氧化物(CMOS)工艺进行电路和版图设计.对后仿真结果进行快速傅里叶变换(FFT)分析得到:动态参数无杂散动态范围(SFDR)为86