论文部分内容阅读
设计一款基于65nm CMOS工艺、数据传输速率在6．25Gb／s的SerDes接收器，其中均衡电路采用连续时间线性均衡器；采样电路采用了一种新型灵敏放大器，较传统结构将灵敏度提升了一个量级，同时解决了传统结构输出信号下降沿比上升沿慢一个门延迟的问题；时钟数据恢复电路（CDR）采用半速率采样二阶CDR系统实现．通过仿真验证，该接收器具有正确逻辑功能，功耗为10．2mW．