论文部分内容阅读
介绍了视频压缩国际标准ＭＰＥＧ２中有关逆量化的算法，设计了一种适用于ＭＰＥＧ２视频解码的逆量化器ＶＬＳＩ结构，并用ＶＨＤＬ语言进行了仿真、采用改进的高速Ｂｏｏｔｈ流水线乘法顺提高电路速度。用１μｍＣＭＯＳ单元库进行综合，在５０ＭＨＺ时钟频率下，电路规模为３０００门左右，关键路径延时为１７ｎ，该电路可应用于ＭＰＥＧ２视频解码器。