简易电子钟相关论文
为了实现简易电子钟的功能,以FPGA应用设计为基础,使用Verilog HDL 语言编写并且使用Quartus Ⅱ进行仿真。本设计包含计时模块、译......
为了实现模拟简易电子钟的功能,以FPGA,Verilog语言为基础,具体包含时钟主控模块,分频模块,七段译码器显示模块实现了对电子钟的设......
