论文部分内容阅读
对不可测故障进行测试产生是影响时序电路测试产生效率的一个重要因素.在本文提出了一种基于简化可控性计算的识别时序电路中不可测故障的算法,运用该算法无须搜索便可识别出时序电路中相当一部分不可测故障.针对ISCAS89电路的实验结果也验证了其有效性.
时序电路故障可测性分析
【摘 要】
：
对不可测故障进行测试产生是影响时序电路测试产生效率的一个重要因素.在本文提出了一种基于简化可控性计算的识别时序电路中不可测故障的算法,运用该算法无须搜索便可识别出时序电路中相当一部分不可测故障.针对ISCAS89电路的实验结果也验证了其有效性.
【机 构】
：
装甲兵工程学院信息工程系(北京)
【出 处】
：
第十届全国容错计算机学术会议
【发表日期】
：
2003年11期
其他文献
本文以状态变换图为基础,分析冗余状态与变换之间的特征,讨论了结构故障和冗余之间的联系,并结合验证算法提出状态冗余的隐含遍历确认方法.
随着工艺的发展,功耗成为大规模集成电路设计领域中一个关键性问题.降低电源电压是减少电路动态功耗的一种十分有效的方法,但为了保证系统性能,必须相应地降低电路器件的阈值电压,而这样又将导致静态功耗呈指数形式增长,进入深亚微米工艺后,漏电功耗已经能和动态功耗相抗衡,因此,漏电功耗快速模拟器和低功耗低漏电技术一样变得十分紧迫.诸如HSPICE的精确模拟器可以准确估计漏电功耗,但仅仅适合于小规模电路.本文首
软件测试是软件工程领域中重要组成部分.随着软件规模的不断扩大,测试工作的复杂性也不断升高,而改善、提高软件可测试性则是降低测试复杂性的有效手段.为达到这一目标,首先要能对软件的可测试性进行准确的度量.这种度量结果除了作为软件度量的一个量化指标外,还应能为改善可测试性提供指导、为测试的设计提供有效帮助.本文对现有软件可测试性分析方法进行归类,将已有技术大致归并为基于复杂度分析、基于信息论分析、基于P
当系统包含足够多的故障点时,mesh/torus网整个系统很有可能是不安全的.本文采用扩展的局部安全性信息来指导3维mesh/torus网的容错路由.扩展的局部安全性信息在每个平面内部对无故障节点分类,所以系统中的故障块也是在不同的平面上构成的,而不是基于整个系统.很多基于整个系统不安全的节点在2维的平面中都会变成安全的节点.不管是在安全的系统内,甚或不安全的系统内,扩展的局部安全性信息都能有效地
本文主要是利用人工神经网络及BP网络理论,在对发动机故障特性分析的基础上,对发动机故障建模进行了探讨,并分析其设计方法和局限性,旨在为发动机故障诊断提供新的途径,具有较强的工程应用价值.
本文介绍了CMOS数字集成电路故障诊断技术的基本方法,探讨了基于CMOS电路瞬态电流I分析的故障诊断新技术的基本原理和作用.论述了该故障诊断新技术的国内外研究动态,展望了其在超大规模集成电路VLSI故障诊断、失效机理研究及可靠性提高等方面的作用和意义及其广阔的应用前景.
标准测试接口语言(STIL)是一种面向器件的通用的图形交换格式(协议),它定义测试的功能和参数,支持在仿真器、自动测试图形发生器(ATPG)、内置自测试(BIST)和自动测试设备之间无需转换的传输测试图形.作为一种开放的图形描述规范,它具有易理解,可读性强,易传输,易调试,易修正等特点.文章将通过实例说明这些特征,同时针对多个测试项目的并发测试和串行测试,给出具体的操作流程.
本文针对一款深亚微米工艺芯片进行了失效分析.首先分析了不同测试项目对于失效芯片的发现能力,验证了结构性测试向量的对于故障的覆盖能力;然后分析了不同测试频率下,相同测试向量对于缺陷的发现能力,验证了真速测试的必要性.文章最后针对上述芯片的失效分析提出了一种动态调整目标的测试调度算法,该算法和传统的动态规划算法相比的计算复杂度从O(dn2)降低到O(dn).和传统的使用恒定目标的调度算法相比,模型更精
本文提出了三种基于组件的软件测试时间分配的策略.这些策略根据各组件不同的系统参数,对于两种受限情况(给定总的失效率、给定总的测试时间)进行了分析,给出了各种情况下的软件测试时间分配策略.对于分配基于组件的软件测试时间是一种可行的方法.
研究和分析了几种面向通用的容错计算机系统结构,在充分考虑成本、可靠性、处理能力、升级、开发周期、灵活性等因素的基础上,本文提出了一种开放的、高性价比的、通用容错计算机结构,并分析了该结构的容错原理.