现阶段,人们对芯片安全性的要求越来越高,如何对芯片中的加密算法进行保护是芯片安全的一个重要研究方向。尽管加密算法和解密算法都是公开的,但通常认为加密密钥不能通过使用明文和密文对来破解。在加密模块的硬件结构中,密钥通常存储在芯片内,不允许用户直接访问。扫描设计是一种广泛使用的可测试性设计(DFT)技术,它提高了集成电路(IC)的可控性和可观察性,从而方便了芯片的测试和维护,但也为窃取密钥信息提供了后门,给芯片带来了严重的安全隐患。本文提出了两种改进的DFT方案来防止芯片的扫描攻击,从而保护芯片的内部信息,更好地保护芯片安全,其主要内容包括:对于非边界扫描设计环境,提出了一种安全的扫描测试方案。当加密芯片在上电或复位后首先进入功能模式时,该安全方案禁止芯片从功能模式切换到测试模式,从而保护了存储在扫描链中的中间敏感数据。当加密芯片在测试模式下运行时,该方案保持密钥的隔离。在此期间,从扫描链移出的数据与加密密钥无关。所提出的方案在保持扫描设计的优点以外,还允许通过简单的修改后执行各种测试,例如固定型故障测试和延迟测试等。此外,它的面积开销较小,同时有效地保护加密芯片。对于边界扫描环境结构,提出了一种安全的DFT结构。该结构提供扫描链复位机制,因此可以阻止基于模式切换的攻击方法。同时还提供了密钥隔离机制,在测试模式下把加密密钥与高级加密标准(AES)模块的扫描链隔离,因此它还可以阻止仅测试模式的扫描攻击。所提出的安全扫描DFT技术确保了原始芯片的安全性和可测试性。最重要的是,该安全的DFT结构以极低的硬件开销实现。