随着集成电路工艺的不断发展,CMOS器件尺寸随之缩小。尤其是在45nm甚至更小的工艺节点下,传统的SiO₂栅氧化层介质,由于其厚度已减薄至原子尺度范围,电子的直接隧穿效应导致栅介质的泄漏电流急剧增大,器件可靠性随之下降。严重阻碍了器件尺寸按照Moore定律逐渐缩小的趋势。采用高介电常数栅介质取代传统的SiO₂,已经成为克服这些问题的有效方法之一。本文研究了用原子层淀积方法在p-Si（100）硅衬底上制备叠栅结构HfO₂/SiO₂高介电常数栅介质薄膜。采用X射线衍射、X射线反射、原子力显微镜、X射线光电子能谱仪以及透射电子显微镜等方法,研究了制备的新型高介电常数栅介质的表面界面特性。实验研究表明,高k栅介质薄膜具有非常优异表面一致性和比较理想的化学稳定性。透射电子显微镜的结果显示HfO₂高介电常数栅介质层的厚度为3.0nm,SiO₂过渡层的厚度为0.8nm。X射线光电子能谱仪的检测发现C、N等外来杂质没有进入HfO₂薄层形成化合物,且SiO₂过渡层具备良好的阻止Hf基硅酸盐形成的能力。上述特性表明,原子层淀积制备的新型超薄HfO₂/SiO₂叠栅介质薄膜具有比较优良的表面界面特性,有能力成为下一代新型栅介质材料。