基于IP的集成电路设计已经成为主流,在IP交付时,不仅需要确保IP的功能满足要求,IP接口的时序参数也要保证。硬核IP需要在芯片上进行功能验证和端口时序参数测量,要求在片上设计专门的电路进行测量。随着数字集成电路尺寸的不断缩小和工作频率的不断提高,数字IP端口的时序参数越来越小,要对这些参数进行精确地测量,难度也越来越大。本文以SRAM为待测IP,对其进行了功能测试和时序参数测量。对于功能测试,采用了当前流行的基于March C+算法的存储器内建自测试。对于时序参数测量,本文设计了专门的片上时序参数测量结构,核心部分由两级调节数字时间转换器构成,实现了较大测量范围和较高测量分辨率,并改进其测量模式,有效地缩短了测量时间,保证了测量结果的可靠性;通过设计不同的测量方案,实现用同一种数字时间转换器测量IP的输入端口和输出端口,大大减小了设计复杂度;针对SRAM每个端口设计不同的测试向量,实现对SRAM每个输入端口的建立时间和保持时间测量,对输出端口的数据读取时间测量,专门的测量模式切换模块能有效减小在测量不同端口时逻辑电路引入的误差。本文设计的重点在于片上时序参数测量电路,对SRAM IP端口时序参数测量时有测量范围大,测量精度高,测量时间短,所有端口都能测量的优点,结构具有较强的通用性和可移植性,对于其它数字IP的测量,只需要设计专门的测量向量即可。