近些年来,由摩尔定律推动的中央处理器体系结构改进,使得处理器性能以及多核技术取得了高速发展。ARM处理器是典型的多核体系结构,单个芯片可包含几十内核。然而,多核技术加剧了系统中存储器带宽的争用,导致访存密集型应用程序性能下降。内存系统与处理器之间的性能鸿沟越来越大,访存时延成为制约系统性能提升的主要瓶颈之一。为了满足现代多核处理器对数据访问带宽和时延的需求,新兴的异构存储系统已成为继续扩展存储性能的诱人之选。出于成本、功耗等多方面考虑,本文结合无线基站应用程序的访存特征提出了由小容量SRAM和大容量DRAM构成的异构内存方案用于解决ARM服务器内存带宽不足的问题。同时,为了提高异构内存的利用效率,异构内存系统应用了基于末级高速缓存（Last-level cache,LLC）重用距离指导的热点数据放置策略,将访问频度高的页面缓存至低时延的SRAM中。为了进一步减轻主存的带宽压力,该方案重新设计了LLC替换算法以适应异构内存体系结构,缓解了热点数据在主存和LLC之间来回颠簸的问题。在混合模拟器中使用由无线基站服务器应用程序生成的访存trace对异构内存系统进行测试。实验结果表明相较于传统的仅有DRAM的内存系统,异构内存系统的平均访存时延下降了60%,同时DRAM的被访问次数大幅度下降。在异构内存环境中测试不同替换算法下LLC的缺失率,测试结果表明相较于传统的替换算法,应用改进的替换算法后LLC的缺失率下降了10%左右。