论文部分内容阅读
第四代移动通信系统LTE-A中提出了下行1Gbps、上行500Mbps的峰值速率，要求处理器具有更高的处理能力。然而，现有的单核处理器架构面临着如下问题：(1)材料、制造工艺、散热等方面的限制，单核处理器主频提升困难；(2)串行信号处理时延大，不能满足低时延、高吞吐率的要求。针对上述问题，本文设计并实现了多核DSP平台中的LTE上行并行化Turbo接收机。多核平台上的信号处理具有如下优势：多核处理器通过增加处理器数量来提高处理能力，避免了频率提升带来的“副作用”；同时信号的并行化处理，可减少处理时延，提高数据处理能力。本文基于多核DSP平台完成如下工作：第一，改进了列快速举并行化检测算法。当待检测的符号位于星座图边缘时，快速列举算法会出现边界列举溢出等问题。为此，本文提出了一种改进的快速列举算法(New Selective Spanning withFast Enumeration, NSSFE)，不增加计算复杂度的情况下，避免了边界列举溢出问题。在3×3MIMO-OFDM系统中，误码率为102，(1)当三根发射天线列举星座点的个数分别为4,4,1时，NSSFE算法较原始算法性能提升3dB；相对于最大似然检测算法，性能损失1dB，计算量仅为最大似然检测算法的0.4%；(2)当列举星座点个数的分别为8,4,1时，NSSFE算法较原始算法性能提升0.7dB；相对于最大似然检测算法，性能损失0.25dB，计算量仅为最大似然检测算法的0.8%。第二，建议了一种针对二次置换多项式交织器的并行化方案。直接计算交织后的块编号和块内地址，可满足LTE系统中高速分块并行Turbo译码器的需要。在PC203多核DSP平台中，计算长度为6144的Turbo编码交织参数，测试结果表明：在12个DSP核并行工作时，加速比为14.39；在20个DSP核并行工作时，加速比为19.93。第三，设计并实现了多核DSP平台中的LTE上行1×2和2×2接收机链路。先根据设计需求、多核DSP平台资源以及Matlab平台的仿真结果，确定检测方案；然后对接收机链路进行功能单元划分，根据数据传输速率，确定各单元接口间的通信速率；在PC203多核DSP平台上，完成编写代码和链路调试工作。最后，测试并分析了接收链路的误块率和时延指标。测试结果表明：经过并行化和定点化处理，在误块率为101时，经过1次并行干扰消除迭代后，相对于Matlab浮点仿真，1×2链路性能损失0.1dB，2×2链路性能损失0.9dB；接收机链路总时延为0.26ms，各关键模块的处理时延满足设计要求。本文建议的并行化方案具有时延低、速率高、易于实现等优势，相关研究成果可广泛应用于各种高速通信系统中。丰富了下一代无线通信系统的实现方案，为通信系统基带信号的并行化处理提供了参考。