随着晶体管制造工艺尺寸的不断缩小,阈值电压降低,导致静态功耗成指数级增长,降低静态功耗已经成为CMOS集成电路设计中越来越重要的目标。本文针对降低静态功耗的功率门控技术,研究了基于门的最大电流进行分簇的算法、基于时间的门控信号控制方法,设计了降低地反射的新型阶梯电压生成电路和改进的延迟控制结构、实现数据保持的钳位型数据保持结构和数据保持寄存器、抑制栅泄漏电流的输入控制电路和双电源结构。本文分析了功率门控的关键技术。功率门控技术对静态功耗降低效果很明显,但还存在一些问题需要解决。在功率门控技术的实现方法方面,本文采用对整体电路进行分簇插入门控开关的算法,使电路的静态功耗降低90%左右、性能损失小于5%。采用基于时间的控制原理,设计了门控信号控制电路,它可以监测电路模块的输入状态来生成门控信号,激活时间只占时钟周期的2.3%。由于功率门控技术会引起地反射、数据丢失和栅泄漏电流等效应,本文设计了新型的阶梯电压生成电路和改进的延迟控制电路来降低地反射,两种方案都达到了很好的效果。利用插入钳位晶体管的方式来实现数据保持,并设计了带数据保持功能的寄存器,可在功率门控技术中代替普通的寄存器。由于栅泄漏电流与电路的原始输入有关,所以本文采用输入控制电路对栅泄漏电流进行抑制,并设计了一种双电源的结构,可以同时抑制亚阈值电流和栅泄漏电流。最后,本文将上述技术应用于电路设计中。基于中芯国际SMIC CMOS 90nm工艺模型,在1.0V电源电压供电的条件下,利用HSPICE仿真工具完成了各部分电路的仿真,仿真结果表明静态功耗降低了90%左右,性能损失小于5%,只是面积增加超过了100%。