随着应用需求的不断增加,单核DSP的处理能力已不能满足如3G移动通信、数字消费类电子产品和智慧控制设备等特定应用领域的运算要求。在工艺技术发展的推动下,多核SoC既有应用需求的牵引,又有相关软硬件技术的支持,因此多核SoC已逐渐成为业界研究的热点并得到广泛推广和应用。XX-XDSP是基于XX-DSP的异构多核SoC,为了满足当前对高性能数字信号处理器的需要,实现多个SoC片间的高速数据传输,在XX-XDSP系统结构中采用新的片间互连机制。通过Qlink模块、交叉互连模块Crossbar、异步桥(Qlink_PCIExpress桥)模块、PCI Express模块来实现片间的通信任务。其中异步桥实现Qlink协议与PCI Express协议的转换:PCI Express作为片间互连的I/O端口。本文基于这种互连机制,设计了异步桥。主要工作和贡献集中体现在以下几个方面:首先,分析了PCI Express体系结构,掌握了其结构和传输特性。为了节省了芯片的面积,工作中裁减了PCI Express配置空间和多通道部分。其次,我们成功设计了异步桥,实现片间互连的功能,其能够正确完成Qlink报文与PCI Express报文的转换。最后,在PCI Express缺少物理层的情况下,我们通过直接对接PCI Express的PIPE层成功的搭建了模拟测试平台,并构建了4个SoC的模拟测试平台,对设计进行了全面系统的模拟与验证。结果表明异步桥在个片间互连结构中的功能是正确的,并且整个片间互连结构的平均效率能够达到1.55G/s以上。在0.13μm工艺单元库下综合后桥的面积为0.12μm~2,片间互连模块总面积为0.65μm~2,符合设计要求。