正交频分复用(OFDM:Orthogonal Frequency Division Multiplexing)技术最早起源于20世纪50年代,经过近60年的发展,已经被越来越多的国际标准采用。由于其具有频谱利用率高,能有效对抗多径效应和频率选择性衰落等众多突出优点,因此被广泛应用于宽带无线接入系统,并成为第四代移动通信的关键技术之一,成为当今移动通信领域的重要研究课题。OFDM的同步是实现OFDM通信系统的前提,其同步性能的好坏直接影响到OFDM通信系统的整体性能。本文课题来自国家863项目,项目中包含了基于IEEE802.11a标准的OFDM同步的设计与实现。OFDM的同步包含定时同步、载波同步和采样时钟同步,而定时同步是整个OFDM同步操作的第一步,因此本文主要研究OFDM定时同步的建模、仿真以及硬件实现。本文首先简要介绍了课题的研究背景、意义、国内外发展现状以及前景,简述了OFDM技术的基本原理和优缺点,并详细论述了定时同步偏差对OFDM系统的影响。然后基于IEEE802.11a标准设计了一个OFDM基带发射机的Simulink模型,用于产生OFDM基带信号,包括短训练序列、长训练序列、有效数据符号等。接着对几种常见的OFDM定时同步算法进行了仿真分析,确定了本文所采用的OFDM定时同步方案,并对该定时同步算法进行了Simulink建模和仿真分析,在此基础上还对其进行了System Generator的建模和仿真,使其更易于在现场可编程门阵列(FPGA)上实现。为了将OFDM基带发射机模型产生的OFDM基带信号采集到FPGA中,设计并制作了一款通用性较强、性能较好的高速数据采集卡。最后,在OFDM定时同步算法的System Generator模型基础上,使用硬件描述语言——Verilog HDL来描述OFDM定时同步算法,将其映射为逻辑电路。本文着重对算法的建模进行了较多的改进,在FPGA的实现过程中,对算法映射实现的底层逻辑电路模块进行了较多的优化。因此,本次设计的重点在于如何更好的进行OFDM定时同步算法的硬件实现。通过对一些重要模块的改进,不仅降低了其硬件的实现难度,而且在保证算法性能的同时还大大减少了FPGA内部逻辑资源的消耗。最终通过上板验证,证明了在FPGA上有效且稳定的实现了OFDM的定时同步。