晶体振荡器诞生于上世纪20年代,近几十年以来,关于晶振的理论研究和制作技术都有了很大的发展,晶振的性能得到了不断的提高。现在,晶振作为一种优秀的频率源,越来越多的应用在现代通信系统中。同其它振荡器相比,晶振具有十分明显的优点,由于晶体的Q值很大,晶振天然就有很高的频率稳定度和优异的相位噪声性能。如今为了节约成本,提高频率综合器输入基准时钟的相位噪声性能,实现射频收发系统的单芯片化,把晶体振荡器除晶体之外的部分都集成到片上就成了大势所趋。本论文首先介绍了晶体谐振器的特性和等效模型。分析了CMOS晶振的工作原理,介绍了晶振的三种基本结构,分析了它们的优劣。然后介绍了相位噪声,功耗等晶振的重要性能指标。本文设计的晶振采用的是Santos结构。对Santos结构的振荡电路进行了详细的分析,给出了起振时的小信号模型和振荡稳定后的大信号模型,完成了它的临界增益,频率牵引率及振荡幅度等公式的推导。最后介绍了一些相位噪声分析的基本理论。本文设计了一个20MHz的低相位噪声的晶体振荡器,作为频率基准源应用在UWB射频通信芯片的频率综合器中。该晶振包括石英谐振晶体,Santos结构的主振荡电路,基于非对称差分对的振幅控制电路,带隙基准电压源以及输出缓冲级。除石英晶体之外,所有的振荡器电路全部集成在片上实现。在文章中,给出了各个电路部分具体的设计考虑,原理分析,参数选择,仿真分析以及相位噪声性能的优化。考虑到实际电路中的非理想特性,都留有充足的设计裕度。电路的设计仿真,版图设计使用的是Cadence平台下的Spectre,Virtuos等软件。晶振的设计基于SMIC0.18um工艺实现,芯片面积约为550um*185um。仿真结果表明,所设计的晶体振荡器的相位噪声在偏离中心频率1kHz,10kHz,1MHz处的相位噪声分别为:-121dBc/Hz,-145dBc/Hz,-165dBc/Hz,性能比较理想,可以满足射频芯片对晶体振荡器高相位噪声性能的需要。