随着集成电路制造工艺的进步和处理器设计水平的不断提高,单核处理器已经不能满足电路设计的需求,促使多核处理器成为处理器设计研究的必然趋势,由于多核处理器的设计复杂,多核处理器的验证也随之变得困难,怎样才能更快地找到处理器中存在的缺陷进而达到完备的验证已经成为很多IC设计公司急待解决的问题。多核处理器的出现,促使核间通信日益复杂,只有正确实现多核之间的交互,多核处理器才能正常工作并实现正确的功能。由于多核处理器系统具有很高的复杂性,其应用场景也具有多样性因此对多核互联的核间通信电路IP进行完备性的验证就显得至关重要。本文基于多核处理器间的核间通信,对其通信机制做仔细研究,并对核间通信电路IP设计结构进行仔细分析,最后针对该IP提出一套完整的验证方案。对IP进行完备性的验证,具体来说主要从以下几个方面进行研究。核间通信机制的研究与分析以及验证计划的制定。本文所要验证的核间通信电路IP内部含有实现核间交互功能的全部组件,各个组件内部还存在复杂的寄存器配置。本文对特定配置下该IP内部含有的7个组件进行分析,结合设计文档,功能文档,制定了详细的验证计划,并为每个组件都编写了全面覆盖功能点的测试案例,共编写了42个测试用例,并且保证每个测试用例都能够编译成功。验证平台的搭建、评估与完善。针对处理器特点,制定了适用于处理器的验证方法——基于覆盖率驱动的验证,并且对于要验证的IP的功能点,搭建了具有智能交互作用的UVM验证平台。并且用工具Certitude对搭建的验证平台的质量进行评估。通过对待测设计注入5574个错误来衡量验证平台的鲁棒性,最后完成验证平台的质量分数达到90%以上的目标。验证完备性的评估和优化。给予每个测试用例100个随机种子,得到了4200个测试用例的全部编译通过的回归测试结果,4200个测试用例全部通过为覆盖率的收集奠定了基础,完成回归测试的目标后开始收集覆盖率,将初步得到的88.73%的覆盖率通过分析与完善提升到了100%,完成了本文的验证目标。综合以上各点,本文编写了针对核间通信IP的7个组件的测试计划与42个测试用例,还对验证平台的质量进行了评估并且达到了90%以上的质量分数,并且完善验证平台的结构,在验证平台上进行了大规模的回归测试,实现了4200个测试用例全部通过的回归测试要求,最后,收集和分析了代码覆盖率,并且达到了代码覆盖率100%的要求。