以深度神经网络为代表的人工智能技术广泛应用于物体识别、图像分类、自然语言处理和自动驾驶等多个领域,给社会的生产和生活带来了极大改善。然而,受限于深度神经网络模型计算复杂度大、存储需求高的特性,深度神经网络在嵌入式设备部署的过程中遇到了极大的挑战。为了解决嵌入式硬件资源受限与深度神经网络高资源需求之间的矛盾,一种区别于传统二进制计算方法的随机计算(Stochastic Computing)方法受到了越来越多的关注。与二进制计算相比,随机计算具有更小电路面积、更低功耗、更短关键路径以及更强容错能力的优势。然而,由于随机计算概率性、冗余性的特性,计算精度的提高往往带来计算延迟和计算能耗的大幅增加,这与随机计算的初衷是相悖的。针对这一问题,本文研究围绕着深度神经网络中随机计算的电路设计而展开,从随机序列编码优化、高精度计算模块的设计和整体架构优化三个方面,探索随机计算的在神经网络中的应用方法。本文的创造性成果主要有:(1)评估了两种非随机性序列编码方式对随机计算精度的影响,并选择了合适的编码组合方式应用于内积运算模块中。实验结果显示,相比于LFSR编码的随机序列,采用非随机性编码的随机序列可以提高随机计算的计算精度。(2)提出了一种高精度的多输入随机近似加法器(SPC),实验结果显示,SPC计算精度优于目前使用的近似并行累加器(Ax PC)。与序列编码优化方法相结合后,基于SPC的内积运算模块计算性能得到了较大提升。(3)设计了两种随机特征提取块架构,实验评估了两种架构在MNIST数据集上的推理精度。实验结果显示,在随机序列长度为128比特时,混合随机架构的整体推理精度下降仅为0.58%。相比于CPU,基于随机计算的Le Net-5模型推理过程,其功耗降低了50倍,吞吐率提高了297倍,能量效率达到63620 Images/J。