软件无线电DDC(数字下变频)系统是前端ADC与后端DSP器件之间的桥梁,它可以在降低数据流的速率的同时,完成对中频信号中基带信号的提取,其性能的好坏对整个软件无线电系统的稳定性产生重要的影响。专用数字下变频芯片虽然也可以达到其性能的参数要求,但其价格昂贵,灵活度不高,不能充分体现软件无线电的优势。现场可编程门阵列(FPGA)具有吞吐量高、开发周期短、可在线重构等诸多优势,正因为这些优点,使得FPGA在软件无线电的研究和开发中起着越来越重要的作用。本文设计和实现了基于FPGA的数字下变频器的研究,利用自上而下的模块化设计方法,将数字下变频的功能划分各个基本模块,然后分别实现这些功能模块并组成模块库实现整个系统。在应用时,优化配置了各个功能模块来满足实际具体系统的性能要求。这样做比传统ASIC数字下变频器具有更好的可编程性和灵活性,从而满足不同的工程设计需求。本文首先介绍了数字下变频的原理及结构,包括整个系统的结构及各个模块的设计。然后利用Matlab/Simulink与Xilinx公司的System Generator完成了对整个系统的模型设计与仿真,验证了系统的正确性。接着在Quartus Ⅱ开发环境中,利用Verilog HDL硬件描述语言对NCO、抽取滤波器等关键模块进行了设计,最后对整个系统进行了整体的的仿真和测试,并得到了正确的结果。