近年来,随着视频应用越来越广泛,视频压缩编码技术也逐渐得到学术界和工业界的广泛关注。其中,2003年发布的H.264/AVC标准是目前已发布的最先进的视频编码标准。由于有着极高的视频压缩比和良好的网络适应性等一系列优点,基于H.264标准的视频编码压缩技术更是研究的热点。本文正是基于H.264标准,通过对其中的CABAC(基于上下文的自适应二进制编码)编码协议的研究,提出了一个高性能的全硬件CABAC编码器的设计。本文所提出的编码器主要包含了一个能一次同时生成14个上下文对的二值化上下文建模器,一个能有效减少时钟周期的并入串出模块,以及一个三模式四级流水线结构的二进制算术编码器,此流水线架构同时包含了一个对编码中所需要查询的上下文表进行自适应更新的逻辑以消除数据冲突。基于本文提出的编码器架构,作者还提出了一个更高性能的CABAC编码器架构进行进一步研究。本设计主要分为两个步骤进行实现。第一步是对CABAC编码器进行参考软件的建模,实现H.264标准中所规定的功能。此参考软件的作用是生成测试数据供硬件设计时测试。第二步基于Verilog HDL完成CABAC编码器的硬件设计,设计流程基于由顶至下(Top-down)的方法学,将整个CABAC编码器以模块为单位设计。在设计过程中配合参考软件进行验证,并且利用参考软件将不同的测试码流生成可供CABAC采用的数据进行编码能力的测试。根据对测试码流进行编码结果的分析,本文所提出的编码器可以轻松满足绝大部分分辨率1080P,30fps的视频的实时编码需求。