CMOS晶体管的总电阻由沟道电阻Rch和源漏区寄生电阻RSd组成。在90nm技术节点之后，沟道电阻逐渐减小，而源漏区寄生电阻逐渐增大。到了32nm及以下技术节点，源漏区寄生电阻大于沟道电阻，并逐渐占据主导地位。　　源漏区寄生电阻包括:Rac、Rsp、Rsh、Rco。Rac是栅源或栅漏重叠区的积累层电阻;Rsp是电流从表面层流到源漏区内部的电阻;Rsh是电流均匀流过源漏区的电阻;Rco是电流从接触硅化物流入到源漏区的电阻。Rco与接触面积(A)成反比，与接触电阻率(ρc)成正比（Rco=ρc/A）。ρc和金属半导体接触的肖特基势垒高度φB、半导体表面掺杂浓度Nd呈指数关系:ρc∝exp（4πφB/qh√m*∈si/Nd。　　由于金属硅化物具有低电阻率、低接触电阻率、高热稳定性、可加工性强以及与标准工艺兼容的优点，在CMOS技术中得到了广泛应用。在应用于CMOS技术中的自对准金属硅化物工艺(Self-aligned-silicidation，SALICIDE)中，最常见的硅化物包括C54TiSi2、CoSi2和NiSi。C54TiSi2的电阻率是15-20μΩ-cm，其工艺是先经过第一次退火(600-700℃)，得到高阻相C49TiSi2，选择性清洗未反应金属Ti后，再经过第二次退火(800-900℃)，使C49相转变为C54低阻相。C54TiSi2最大的挑战是线宽效应，即TiSi2的电阻率随着线宽或接触面积的减小而增加。从0.18μm到90nm技术节点，由于无明显线宽效应及较低的形成温度，CoSi2逐步取代了C54TiSi2。在CMOS技术节点推进到45nm及以下时，CoSi2形成时对源漏区高掺杂Si的消耗量大、形成温度高(～700℃)、与Si接触界面粗糙以及对氧敏感的缺点，使其不能满足先进制程的要求。因此，具有低电阻率(10-15μΩ-cm)、低形成温度(～450℃)以及最少的源漏区Si消耗量等优点的NiSi取代了CoSi2。　　虽然NiSi作为源漏区接触金属具有很多优点，并在45nm以下技术代的体硅平面CMOSFET量产工艺中得到应用，但随着更小线宽的平面器件的引入(如FD-SOI)，进一步降低NiSi与n+-Si和p+-Si的接触电阻率，从而在最大程度降低源漏区寄生电阻成为业界研究的重点问题之一。本文针对22nm及以下技术节点的FD-SOI器件中的NiSi源漏技术开展了系统研究。首先，创新性地提出了一种新的杂质分凝(Dopant Segregation，DS)技术，富镍相注入杂质分凝技术。在传统的NiSi源漏技术中，在淀积Ni之后，先进行500℃/30s退火形成NiSi，然后向NiSi注入杂质，继而进行推进退火(Drive-in anneal)来诱导杂质在NiSi/Si界面处的分凝。在富镍相注入二次退火技术中，先淀积Ni，进行300℃/60s退火，从而形成富Ni相Ni2Si，然后清洗未反应的Ni，向富Ni相Ni2Si中注入杂质，然后进行高温退火(600℃/30s)，使富Ni相Ni2Si转化为NiSi的同时，在NiSi/Si界面处诱导杂质分凝。相对于传统技术，富镍相注入二次退火分凝技术可使NiSi的接触电阻大幅降低，对于NiSi/n+-Si，降幅为21.5％，对NiSi/p+-Si，接触电阻率可降低23％。　　与NiSi在Si基CMOS器件中的作用类似，NiGe在Ge高迁移率沟道器件中也极大地降低了源漏区寄生电阻。NiGe具有低电阻率(22μΩ-cm)，低锗消耗量以及低形成温度(300-500℃)的优点;但是也具有热稳定性差的缺点。本文的另一项创新性工作是通过离子注入来改善NiGe薄膜的热稳定性并对该稳定化处理的机理做了系统研究。研究发现，向薄膜中注入氟离子，可有效地提高该薄膜的热稳定性，使NiGe的失稳温度提高50℃。机理研究表明，氟离子的注入可缓解晶粒边界因弯曲造成的应力，减小NiGe晶粒边界能量、NiGe/Ge界面处能量，从而使NiGe薄膜热稳定性提高。氟离子注入的另一个优点是可以有效地抑制n-Ge中磷原子的扩散，从而控制结深。本论文对该结深控制效应的机理也给出了解释。除了注入氟提高NiGe薄膜热稳定性外，本文也系统地研究了注入碳对NiGe薄膜热稳定性的影响，结果表明，碳离子注入工艺可以将在n-和p-Ge两种衬底上形成的NiGe的热稳定性均提高100°，同时，由于碳有助于P和B杂质在NiGe/Ge界面的分凝，在500℃时，NiGe/n-和p-Ge的接触电阻率与没有碳注入的相比分别降低了33.6％和51.7％。