在空间或其他辐射环境下，集成电路会受到电离辐射的影响，进而导致电路出现性能退化、信息丢失严重时甚至会出现功能失效等现象。而绝缘体上硅(Silicon-on-Insulator，SOI)技术能够实现全介质隔离，从根本上消除了闩锁效应且由于其较薄的顶层硅厚度，能够减小电荷收集区域，因而具有很好的抗瞬态辐射及抗单粒子的能力。但由于绝缘埋层的存在会使SOI技术的总剂量辐射效应变得更加复杂。　　本论文重点研究了130nm部分耗尽SOI CMOS器件与电路的电离辐射效应。利用SRAM(Static Random Access Memory，SRAM)原型电路对SOI材料和STI加固工艺的电离总剂量效应进行了电路验证。另外，还对SOI电路抗单粒子加固设计方法进行了研究与探索。本论文的研究内容可分为以下三个部分:　　(1)研究了130 nm PD SOI器件的总剂量辐射效应。主要对总剂量辐射引起的SOINMOSFET的单管闩锁效应进行了研究与分析。首先，研究了不同辐照偏置对SOI器件单管闩锁特性的影响。观察到在TG偏置下，器件对单管闩锁效应最敏感。同时，观察到由总剂量辐射引起的SOI器件单管闩锁效应最小开启电压的退化现象。另外，研究表明总剂量辐照会增强碰撞电离从而使得器件对单管闩锁效应更加敏感;带到带遂穿效应引起的栅致漏电流(Gate Induced Drain Leakage，GIDL)是器件在负前栅电压下，漏极高闩锁电流的重要组成部分。　　(2)利用SRAM电路对STI加固工艺的抗总剂量辐射性能进行了评估验证。基于商用工艺与加固工艺，设计了一款容量为8Kbit的SRAM电路。总剂量辐照实验结果表明，基于加固工艺的SRAM电路在经过500 krad(Si)辐照后，静态电流和工作电流都没有增加。　　(3)对SOI SRAM存储器的抗单粒子加固设计方法进行了研究与探索。采用10T加固存储单元与ECC检错纠错码两种加固方案，分别设计完成了一款容量大小为32Kbit的异步SOI SRAM电路。并对基于10T加固存储单元的32Kbit SRAM电路进行了仿真并完成了版图设计。