近年来,超高频射频识别读写器片上系统的发展有效地降低了读写器的成本和体积、增加了系统灵活性。本论文针对低功耗应用下的读写器芯片中的模数转换器模块,并结合逐次逼近型模数转换器的研究现状,采用了一种适用于高精度、低功耗、中等速度的创新结构,完成了从系统架构分析与设计,到模块电路设计,再到硬件实现及测试验证的整个流程。在系统分析与设计阶段,主要有以下创新点和成果：1.对超高频射频识别读写器系统要求进行了分析,计算出模数转换器的具体设计指标。2.根据模数转换器的具体设计指标,结合逐次逼近型模数转换器的研究现状,确定了采用非二进制结构电容和异步时序逻辑的创新结构。3.对该方案中的各种非理想因素,尤其是电容阵列的失配、时序约束关系及电路噪声等进行了分析,以便于进行具体的电路设计。在电路设计阶段,主要有以下创新点和成果：4.采用非二进制电容结构,极大的减小了对工艺匹配的要求,减小了总电容大小,使得中等速度速高精度的SAR ADC有实现的可能。5.为了满足系统的采样速率要求,高速动态比较器之前加入了预放大电路,提高了比较器比较速度,并隔离了回馈噪声。6.提出可调延迟的异步时序电路,并且通过调节范围覆盖不同的工艺角以及不同采样速率来满足时序约束关系。在芯片测试阶段,主要有以下创新点和成果：7.通过将测试结果与仿真结果对比分析,发现了主要的误差来源—绑定线电感。8.在芯片内加入RC滤波电路,使得参考电压稳定不随绑定线电感震荡。在SMIC0.13um CMOS工艺上实现了逐次逼近型模数转换器芯片,芯片的核心电压为1.2V(预放大模块为1.4V),包括数字校准模块在内的核心面积为0.082mm2。测试结果表明,模数转换器的最高有效位数约为9.5位,最高无杂散动态范围约72dB,整个芯片的功耗为2.8mW。