论文部分内容阅读
传统的高速数据采集系统设计方法是利用单片机和硬件FIFO对信号进行采集,但这种系统控制单一,且不易升级。FPGA电路逻辑关系清晰,芯片时延性小、速度快,且可用VHDL或VerilogHDL来描述其内部逻辑电路,便于修改和升级。如果在高速数据采集系统中采用FPGA控制器,将会极大地提高系统的稳定性与可靠性。本文设计了一个基于FPGA的高速数据采集系统,对其硬件电路部分进行了设计。