论文部分内容阅读
针对AVS实时高清编码器的设计要求，提出了一种高效的AVS熵编码器的VLSI设计方案．首先，基于硬件的流水线操作和计算的并行性，修改原有的针对软件设计的串行算法为具有一定并行度的并行算法；其次，考虑硬件实现的代价，简化了熵编码器在模式决策阶段预编码的VLSI设计，因为预编码只计算编码系数所用比特数，而无需知道编码码字；而且，对于简化的预编码，熵编码所涉及的查表运算都可以改为只使用逻辑判断来实现，大大节约了硬件的存储空间；同时，数据流使用8像素并行的流水线设计，每个时钟处理8个系数，更进一步提高了硬件处理速