论文部分内容阅读
中国海洋大学 266101
摘要：本文主要介绍了某型号的路由器的T1接口板的设计，介绍了T1到PCI总线的实现方案以及详细的实现方法，并根据选型的核心协议转换芯片的特点，对电路板进行了冗余设计，以实现根据客户要求可以将本电路板实现4T1或者2T1灵活硬件配置，节省了成本；同时也为将来使本接口电路板兼容E1协议做了兼容设计。本文中包含了接口电路板的设计方案，包括关键器件，单板详细接口，硬件对外接口等。
关键词：PCI接口；T1/E1；兼容性设计
引言：本文主要介绍了基于由背板的PCI总线延伸出的T1/E1兼容接口电路单板的兼容性设计方案，以一种电路板的PCB设计，配合不同的BOM和逻辑软件，来实现兼容3种接口数量的接口板；本文内容包括关键器件，单板的详细结构，硬件对外接口等。
1.概述
本接口电路板的设计目的是为了扩充某型号路由器的广域网接口类型和数量，实现1路、2路、或者4路T1/CT1/PRI数据收发。
物理层LIU + FRAMER芯片采用Infineon公司的PEB2256；HDLC控制器和PCI桥采用华为海思开发ASIC芯片SD701；逻辑芯片采用Lattice公司的ispLSI2192VE。
由于采用的PEB2256和SD701特性，本电路板通过灌注不同逻辑软件，可以转变为E1接口电路板。
2.详细结构
4T1接口板的逻辑功能框图如下所示：
2T1接口板：基本结构与4T1相同，由于用了4T1接口板PCB：因此2路用户端口分别采用4T1的0、1端口，分别对应SD701的物理端口PORT0、1.每路端口结构与4T1相同。
1T1接口板：基本结构与4T1相同，由于采用4T1的PCB图，因此路用户端口采用4T1的0端口，对应于SD701的物理端口PORT0，结构与4T1相同。
（1） 4T1 接口板模块详细描述
4T1接口板作为路由器的扩充接口插板，实现4个广域网物理接口。
接口板通过PCI总线与主板相连，连接器的管脚信号定义参考了CPCI32位信号定义，在它的基础上做了一些修改，以适应路由器的特殊应用。与主板的接口包括PCI总线接口。接口板用到的+3.3V电源由主板直接供给，+1.5V电源由接口板上电源转换单元提供。
4T1有4路CT1/PRI端口，每一路端口的FRAMER+LIU接口模块和驱动用四门子公司的PEB2256芯片加PULSE公司的T1144变压器实现，这部分电路对4路来说是相同的。其中，接口电路还包括阻抗匹配和防护电路。4路端口的HDLC控制器由SD701实现。
SD701有16个物理端口（PORT），4T1的4个物理端口占用SD701的PORTO到PORT3，HDLC通道可以通过配置SD701内部寄存器来实现任意通道的分配和捆绑。
以下将只详细说明PORT 0的原理结构，其它3个端口只进行简单说明，给出端口的管脚分配。
（2） PCI桥模块（PCI/Local Bus接口）
PCI桥模块的功能是实现PCI接口，在路由器主机的PCI接口上，同时实现PCI总线到Local Bus（局部总线）的转换。
PCI接口完成接口板与路由器主机间的数据交换；主机CPU通过PCI总线到Local Bus的转换，用Local Bus总线访问接口板上CPLD和PEB2256，进行芯片初始化和控制，并读取相关寄存器内信息。
（3） HDLC控制器模块
HDLC控制器模块由ASIC芯片SD701来实现。SD701包含PCI接口部分、局部总线接口部分、16路串行物理端口。在4T1单板中，使用其中的4个物理端口。SD701的内部包括PCI接口、DMA模块、FIFO模块、PPU模块、LayerOne接口以及Local Bus组成。
物理端口的工作流程如下：在发送时，产生DMA请求信号请求PCI总线的使用，把指定的主存中的数据传送到SD701的发送FIFO中，完成数据的串行化后通过串行物理接口传送到与之连接的Framer模块；在接收时，把从Framer模块接收到的数据进行整理，完成数据的串并转换，并存储到SD701内部的接收FIFO中，当接收的数据量溢出预先设置的标志后，产生DMA请求信号申请PCI总线的使用，把接收FIFO中的数据传送到指定的主存中。
（4） CPLD
CPLD模块是接口板逻辑控制核心，主要作用包括生成片选信号送给PEB2256芯片用于寻址；LED指示灯控制；时钟、中断、复位信号的接收、分配；接口板、PCB板、CPLD逻辑版本的接收上报。
逻辑中设16个8位寄存器。本接口板的ID在CPLD中预置。逻辑中，版本寄存器为只读模式。PCB版本直接由PCB板提供，通过特定管脚的拉高或拉低来实现。PCB版本标识是4位比特表示，第一板为“0001”。
为了使得4T1、2T1、1T1共用一个逻辑代码，逻辑中接口板版本寄存器分成两部分，其中，高6位为类号，表示为上述的T1接口板，低2位为区分号，具体表示为一块板，这低2位直接由PCB板提供，通过清单来控制特定管脚的拉高或拉低来实现。
（5） 用户接口模块
主要包括PEB2256（含LIU和FRAMER单元）、变压器、防护和匹配电路，用于防雷以及在T1线路上的码流收发精变压器隔离输入、输出B8ZS/AMI码。
PEB2256可以独立设置接收码型和发送码型，通过设置寄存器实现。
灵活性设计之2T1描述：
2T1接口板有两路T1接口，共用4T1单板的PCB，端口0对应4T1单板的通道0，端口1对应4T1单板的通道1。原理同4T1单板，与4T1单板有区别的仅仅是清单。
注意，其中CPLD代码与4T1一样，但是码中与通道2、3有关的均不能使用，并注意维持寄存器中这两个通道控制和通信位为复位状态。
灵活性设计之1T1模块详细描述：
1T1接口板有一路T1接口，共用4T1单板的PCB，端口对应4T1单板的通道0。原理同4T1单板，与4T1单板有区别的仅仅是清单。
注意，其中CPLD代码与4T1一样，但是码中与通道3、2、1有关的均不能使用，并注意意维持寄存器中这3个通道控制和通信位为复位状态。
（6） 总线设计
主板与接口板的连接是通过PCI总线，并通过PCI总线访问SD701内部寄存器；主板对接口板上其它器件寄存器的读写是采用Local Bus进行的。
（7） 时钟分配
T1接口板上有一个2.048MHz晶，给PEB2256提供工作时钟。本晶振的2.048M时钟通过
PEB2256锁相环变为1.544MHz，同时也为兼容E1创造条件。
3.总结
本接口板通过合理的关键器件选型，以及相关的兼容设计，实现了一次设计三种接口电路板的目的，以很低的PCB印刷成本的增加，避免了重复设计并降低了物料管控成本，同时兼容E1的设计也使本电路板的设计实用性得到了很大的增强。
参考文献
[1]《高速电路设计实践》，王剑宇，电子工业出版社
[2]《高速电路信号完整性分析与设计》，陈伟、周鹏，电子工业出版社
[3]《信号完整性分析》，伯格丁，电子工业出版社
[4]《基于FPGA的数字信号处理》，高亚军，电子工业出版社
[5]《PCI局部总线开发者指南》，李贵山、戚德虎，西安电子科技大学出版社
[6]《PCB Design for Real-World EMI Control》，Bruce Archambeault，JamesDrewniak，Kluwer AcademicPublishers
摘要：本文主要介绍了某型号的路由器的T1接口板的设计，介绍了T1到PCI总线的实现方案以及详细的实现方法，并根据选型的核心协议转换芯片的特点，对电路板进行了冗余设计，以实现根据客户要求可以将本电路板实现4T1或者2T1灵活硬件配置，节省了成本；同时也为将来使本接口电路板兼容E1协议做了兼容设计。本文中包含了接口电路板的设计方案，包括关键器件，单板详细接口，硬件对外接口等。
关键词：PCI接口；T1/E1；兼容性设计
引言：本文主要介绍了基于由背板的PCI总线延伸出的T1/E1兼容接口电路单板的兼容性设计方案，以一种电路板的PCB设计，配合不同的BOM和逻辑软件，来实现兼容3种接口数量的接口板；本文内容包括关键器件，单板的详细结构，硬件对外接口等。
1.概述
本接口电路板的设计目的是为了扩充某型号路由器的广域网接口类型和数量，实现1路、2路、或者4路T1/CT1/PRI数据收发。
物理层LIU + FRAMER芯片采用Infineon公司的PEB2256；HDLC控制器和PCI桥采用华为海思开发ASIC芯片SD701；逻辑芯片采用Lattice公司的ispLSI2192VE。
由于采用的PEB2256和SD701特性，本电路板通过灌注不同逻辑软件，可以转变为E1接口电路板。
2.详细结构
4T1接口板的逻辑功能框图如下所示：
2T1接口板：基本结构与4T1相同，由于用了4T1接口板PCB：因此2路用户端口分别采用4T1的0、1端口，分别对应SD701的物理端口PORT0、1.每路端口结构与4T1相同。
1T1接口板：基本结构与4T1相同，由于采用4T1的PCB图，因此路用户端口采用4T1的0端口，对应于SD701的物理端口PORT0，结构与4T1相同。
（1） 4T1 接口板模块详细描述
4T1接口板作为路由器的扩充接口插板，实现4个广域网物理接口。
接口板通过PCI总线与主板相连，连接器的管脚信号定义参考了CPCI32位信号定义，在它的基础上做了一些修改，以适应路由器的特殊应用。与主板的接口包括PCI总线接口。接口板用到的+3.3V电源由主板直接供给，+1.5V电源由接口板上电源转换单元提供。
4T1有4路CT1/PRI端口，每一路端口的FRAMER+LIU接口模块和驱动用四门子公司的PEB2256芯片加PULSE公司的T1144变压器实现，这部分电路对4路来说是相同的。其中，接口电路还包括阻抗匹配和防护电路。4路端口的HDLC控制器由SD701实现。
SD701有16个物理端口（PORT），4T1的4个物理端口占用SD701的PORTO到PORT3，HDLC通道可以通过配置SD701内部寄存器来实现任意通道的分配和捆绑。
以下将只详细说明PORT 0的原理结构，其它3个端口只进行简单说明，给出端口的管脚分配。
（2） PCI桥模块（PCI/Local Bus接口）
PCI桥模块的功能是实现PCI接口，在路由器主机的PCI接口上，同时实现PCI总线到Local Bus（局部总线）的转换。
PCI接口完成接口板与路由器主机间的数据交换；主机CPU通过PCI总线到Local Bus的转换，用Local Bus总线访问接口板上CPLD和PEB2256，进行芯片初始化和控制，并读取相关寄存器内信息。
（3） HDLC控制器模块
HDLC控制器模块由ASIC芯片SD701来实现。SD701包含PCI接口部分、局部总线接口部分、16路串行物理端口。在4T1单板中，使用其中的4个物理端口。SD701的内部包括PCI接口、DMA模块、FIFO模块、PPU模块、LayerOne接口以及Local Bus组成。
物理端口的工作流程如下：在发送时，产生DMA请求信号请求PCI总线的使用，把指定的主存中的数据传送到SD701的发送FIFO中，完成数据的串行化后通过串行物理接口传送到与之连接的Framer模块；在接收时，把从Framer模块接收到的数据进行整理，完成数据的串并转换，并存储到SD701内部的接收FIFO中，当接收的数据量溢出预先设置的标志后，产生DMA请求信号申请PCI总线的使用，把接收FIFO中的数据传送到指定的主存中。
（4） CPLD
CPLD模块是接口板逻辑控制核心，主要作用包括生成片选信号送给PEB2256芯片用于寻址；LED指示灯控制；时钟、中断、复位信号的接收、分配；接口板、PCB板、CPLD逻辑版本的接收上报。
逻辑中设16个8位寄存器。本接口板的ID在CPLD中预置。逻辑中，版本寄存器为只读模式。PCB版本直接由PCB板提供，通过特定管脚的拉高或拉低来实现。PCB版本标识是4位比特表示，第一板为“0001”。
为了使得4T1、2T1、1T1共用一个逻辑代码，逻辑中接口板版本寄存器分成两部分，其中，高6位为类号，表示为上述的T1接口板，低2位为区分号，具体表示为一块板，这低2位直接由PCB板提供，通过清单来控制特定管脚的拉高或拉低来实现。
（5） 用户接口模块
主要包括PEB2256（含LIU和FRAMER单元）、变压器、防护和匹配电路，用于防雷以及在T1线路上的码流收发精变压器隔离输入、输出B8ZS/AMI码。
PEB2256可以独立设置接收码型和发送码型，通过设置寄存器实现。
灵活性设计之2T1描述：
2T1接口板有两路T1接口，共用4T1单板的PCB，端口0对应4T1单板的通道0，端口1对应4T1单板的通道1。原理同4T1单板，与4T1单板有区别的仅仅是清单。
注意，其中CPLD代码与4T1一样，但是码中与通道2、3有关的均不能使用，并注意维持寄存器中这两个通道控制和通信位为复位状态。
灵活性设计之1T1模块详细描述：
1T1接口板有一路T1接口，共用4T1单板的PCB，端口对应4T1单板的通道0。原理同4T1单板，与4T1单板有区别的仅仅是清单。
注意，其中CPLD代码与4T1一样，但是码中与通道3、2、1有关的均不能使用，并注意意维持寄存器中这3个通道控制和通信位为复位状态。
（6） 总线设计
主板与接口板的连接是通过PCI总线，并通过PCI总线访问SD701内部寄存器；主板对接口板上其它器件寄存器的读写是采用Local Bus进行的。
（7） 时钟分配
T1接口板上有一个2.048MHz晶，给PEB2256提供工作时钟。本晶振的2.048M时钟通过
PEB2256锁相环变为1.544MHz，同时也为兼容E1创造条件。
3.总结
本接口板通过合理的关键器件选型，以及相关的兼容设计，实现了一次设计三种接口电路板的目的，以很低的PCB印刷成本的增加，避免了重复设计并降低了物料管控成本，同时兼容E1的设计也使本电路板的设计实用性得到了很大的增强。
参考文献
[1]《高速电路设计实践》，王剑宇，电子工业出版社
[2]《高速电路信号完整性分析与设计》，陈伟、周鹏，电子工业出版社
[3]《信号完整性分析》，伯格丁，电子工业出版社
[4]《基于FPGA的数字信号处理》，高亚军，电子工业出版社
[5]《PCI局部总线开发者指南》，李贵山、戚德虎，西安电子科技大学出版社
[6]《PCB Design for Real-World EMI Control》，Bruce Archambeault，JamesDrewniak，Kluwer AcademicPublishers