论文部分内容阅读
[摘要]多片计数器集成芯片设计计数器的时候，各芯片之间(或称为各级之间)的连接方式可分为串行进位方式、并行进位方式、整体置零方式和整体置数方式。用N进制计数器芯片设计M进制计数器时，当M>N时且不论M是否是素数的情况，讨论了不同芯片的设计方法。为让学生对此有比较清楚的认识，本文以74160、74161和74163计数器芯片为例对比讨论M进制计数器设计的教学思路和方法以及需要注意的问题。
[关键词]计数器 74160 74161 74163
一、引言
计数器是数字系统中广泛应用的一种基本逻辑器件。它不仅可以存储数据，还可以把存储的内容加1或减1，所以常用计数、分频、定时以及产生数字系统中的脉冲序列等。[1]在数字集成电路中有许多型号的计数器产品，可以直接利用这些数字集成电路来实现所需要的计数进制。计数功能和时序逻辑功能利用集成计数器的清零端和置数端实现状态归零，从而构成M进制计数器。
M进制计数器的设计方法比较多，如文献[2]、[3]、[4]。对于单个芯片的设计主要是如何利用清零端和置数端来实现，只要学生能够掌握同步和异步设计的区别就比较容易用复位法或置数法来设计。而两个芯片的设计就比较复杂了。
对于用两个芯片设计M（10 二、设计方案的分析
由多片集成芯片构成计数器。各芯片之间(或称为各级之间)的连接方式可分为串行进位方式、并行进位方式、整体置零方式和整体置数方式几种。
在串行进位方式中，以低位片的进位输出信号作为高位片的时钟输入信号。
在并行进位方式中．以低位片的进位输出信号作为高位片的工作状态控制信号(计数的使能信号)，两片的CP输入端同时接计数输入信号。
整体置零方式，是首先将两片 ＝0进制计数器按最简单的方式接成一个大于M进制的计数器(例如N·N进制)。然后在计数器计为M状态时译出异步置零信号 ＝0，将两片N进制计数器同时置零。
整体置数方式的原理与一片集成芯片的置数法类似。首先需将两片N进制计数器用最简单的连接方式接成一个大于M进制的计数器(例如N·N进制)，然后在选定的某一状态
下译出 ＝0信号．将两个N进制计数器同时置入适当的数据，跳过多余的状态，获得M进制计数器。采用这种接法要求已有的N进制计数器本身必须具有置数功能。
对于进位方式的区分是根据高位片时钟输入信号的选择而定，整体置零、整体置数的区分是由状态归零时候所选择的控制端口所定。因此，在多个计数芯片设计中，亦有如下四种组合：
a.串行进位方式和整体置零方式的组合
b.串行进位方式和整体置数方式的组合
c.并行进位方式和整体置零方式的组合
d.并行进位方式和整体置数方式的组合
计数器芯片种类繁多，不同计数器芯片的控制端口不同以及控制端口的触发要求不同。这里所以讨论的内容主要对于同时具有清零和置数端口的芯片，其他只具有一种控制端口的芯片可以参考。
下面以符合以上讨论的、常用的芯片为例来说明设计方法和需要注意的问题。
三、芯片设计的例子以及需要注意的问题
1.芯片74160的设计
74160是异步清零、同步置数式的十进制计数器，图1所示为其逻辑符号，功能表如表1所示。[6][7]\用74160来设计24进制的方法有如下三种：
方法一：并行进位方式和整体置零方式的组合
24进制计数器的设计用两个74160芯片，一个芯片实现低位0-9计数另一个芯片实现高位计数。因为74160亦为十进制计数芯片，所以低位片的C端口输出进位信号作为高位片的工作状态控制信号（由低位的C和高位的EP、ET相连)，两片的CP输入端同时接时钟输入信号。整体置零时，因为异步清零，所以当计数到24时即低位计到0100状态、高位计到0010状态，用低位片的Q2和高位片Q1获得整体置零信号 ＝0。设计如图2所示。
方法二：并行进位方式和整体置数方式的组合
24进制计数器的设计用两个74160芯片，一个芯片实现低位0-9计数另一个芯片实现高位计数。因为74160亦为十进制计数芯片，所以低位片的C端口输出进位信号作为高位片的工作状态控制信号（由低位的C和高位的EP、ET相连)，两片的CP输入端同时接计数输入信号。整体置数时，因为同步置数，所以当计数到23时即低位计到0011状态、高位计到0010状态，用低位片的Q1、Q0和高位片Q1获得整体置数信号 ＝0。设计如图3所示。
方法三：串行进位方式和整体置零方式的组合
24进制计数器的设计用两个74160芯片，一个芯片实现低位0-9计数另一个芯片实现高位计数。因为74160亦为十进制计数芯片，所以低位片的C端口输出进位信号作为高位片的时钟输入信号（由低位的C和高位的CP相连)，两片的EP、ET同时接入高电平1。整体置零时，因为异步置零，所以当计数到24时即低位计到0100状态、高位计到0010状态，用低位片的Q2和高位片Q1获得整体置零信号 ＝0。设计如图4所示。
在多个计数芯片设计的四种组合方式中的串行进位方式和整体置数方式的组合，对于74160芯片不再适用。因为采用整体置数方式时的置数控制端口是同步置数，即使当计数到23时即低位计到0011状态、高位计到0010状态，可以用低位片的Q2、Q1和高位片Q1获得整体置数控制信号 ＝0，但下一个时钟信号来时只有低位片可以获得触发时钟信号，高位片是由低位片计数到9（1001）状态后才能由C输出触发信号，所以只能使得低位片状态归零，高位片会保持原来状态。因此，这里我们要注意的问题是在多个计数芯片设计中串行进位方式和整体置数方式的组合不使用于74160.
2.芯片74161的设计
74161是异步清零、同步置数式的十六进制计数器，其逻辑符号和图1一致，功能表和74160的相同。
用74161来设计24进制的方法和74160有很大不同，74161不是十进制计数，因此先将低位片设成十进制计数再考虑进位方式和整体归零方式组合。
方法一：并行进位方式和整体置数方式的组合
24进制计数器的设计用两个74161芯片，一个芯片实现低位0-9计数另一个芯片实现高位计数。74161为十六进制计数芯片，这里先用低位片的异步清零端设计0-9计数，由低位片的Q3和Q1与非来获得 ＝0信号控制实现。同时把低位的Q3和Q0用一个与门和高位的EP、ET相连，实现每次计数到9时候高位加1。
然后整体归零只能采用整体置数方式实现，因为是同步置数，所以当计数到23时即低位计数到0011状态、高位计数到0010状态，用低位的Q1和Q0和高位的Q1获得整体置数信号 ＝0。设计如图5所示。
另外在采用低位片的异步清零端设计0-9计数，由低位片的Q3和Q1与非来获得 ＝0信号控制实现时不能再采用串行进位、整体置数方式组合了。原因是即使当计数到23时即低位计到0011状态、高位计到0010状态，可以用低位片的Q2、Q1和高位片Q1获得整体置数控制信号 ＝0，但下一个时钟信号来时只有低位片可以获得触发时钟信号，高位片是由低位片计数到9（1001）状态后才能由Q3和Q1相与输出触发信号，所以只能使得低位片状态归零，高位片会保持原来状态。因此，这里我们要注意的问题是低位采用异步清零设计0-9计数时，串行进位方式和整体置数方式的组合不使用于74161.
方法二：串行进位方式和整体置零方式的组合
24进制计数器的设计用两个74161芯片，一个芯片实现低位0-9计数另一个芯片实现高位计数。74161为十六进制计数芯片，这里先用低位片的同步置数端设计0-9计数，由低位片的Q3和Q0与非来获得 ＝0信号控制实现。同时把低位 端用一个反相器和高位的CP相连（因为在获得 ＝0信号时候是1到0跳变，而74161触发是0到1上升沿触发）。
然后整体归零只能采用整体置零方式实现，因为是异步清零，所以当计数到24时即低位计数到0100状态、高位计数到0010状态，用低位的Q2和高位的Q1获得整体置零信号 ＝0。设计如图6所示。
方法三：并行进位方式和整体置零方式的组合
24进制计数器的设计用两个74161芯片，一个芯片实现低位0-9计数另一个芯片实现高位计数。74161为十六进制计数芯片，这里先用低位片的同步置数端设计0-9计数，由低位片的Q3和Q0与非来获得 ＝0信号控制实现。同时把低位 端用一个反相器和高位的EP、ET相连。
然后整体归零只能采用整体置零方式实现，因为是异步清零，所以当计数到24时即低位计数到0100状态、高位计数到0010状态，用低位的Q2和高位的Q1获得整体置零信号 ＝0。设计如图7所示。
3.芯片74163设计
74163是同步清零、同步置数式的十六进制计数器，其逻辑符号和图1一致，功能表和74161的区别只是其中的异步清零变成同步清零。
用74163来设计24进制的方法和74161有很多相同之处，即可以采用先将低位片设成十进制计数再考虑进位方式和整体归零方式组合。
方法一：并行进位方式和整体置零方式的组合
24进制计数器的设计用两个74163芯片，一个芯片实现低位0-9计数另一个芯片实现高位计数。74163为十六进制计数芯片，这里先用低位片的同步置数端设计0-9计数，由低位片的Q3和Q0与非来获得 ＝0信号控制实现。同时把低位 端用一个反相器和高位的EP、ET相连。
然后整体归零只能采用整体置零方式实现，因为是同步清零，所以当计数到23时即低位计数到0011状态、高位计数到0010状态，用低位的Q1、Q0和高位的Q1获得整体置零信号 ＝0。设计如图8所示。
方法二：并行进位方式和整体置数方式的组合
24进制计数器的设计用两个74163芯片，一个芯片实现低位0-9计数另一个芯片实现高位计数。74163为十六进制计数芯片，这里先用低位片的同步置数端设计0-9计数，由低位片的Q3和Q0与非来获得 ＝0信号控制实现。同时把低位 端用一个反相器和高位的EP、ET相连。
然后整体归零只能采用整体置零方式实现，因为是同步清零，所以当计数到23时即低位计数到0011状态、高位计数到0010状态，用低位的Q1、Q0和高位的Q1获得整体置零信号 ＝0。设计如图9所示。
而24进制的串行进位方式则不适用于74163，因为串行进位方式高位片的输入时钟是由低位的计数9（1001）状态间接获得，而不论是整体置零还是整体置数，都是在高位计数到0010状态和低位计数到0011状态，此时只能让低位归零高位没有办法获得触发时钟。因此多个芯片计数器设计串行进位方式不使用于74163.
四、结论
由多片集成计数芯片构成计数器，各芯片之间(或称为各级之间)的连接方式的组合方式选择可以根据以上实例分析，总结如下：
1.芯片的整体置零或整体置数方式可以任意选择。
2.芯片的控制端口不论是清零端口还是置数端口只要是异步操作方式的即可以选择串行进位方式也可以选择并行进位方式。
3.芯片的控制端口不论是清零端口还是置数端口只要是同步操作方式的，只能选择并行进位方式。
通过以上分析和总结希望能够给学生提供一个清晰的思路，另外还可以让学生在掌握多芯片设计计数器的基础上可以进一步有用计数器芯片设计简单时钟系统的概念。
[参考文献]
[1]夏路易,田建艳.《探讨计数器设计的授课思路和方法》电气电子教学学报 2001.12
[2]孙宏国.《N进制计数器的几种设计方法及比较》电气电子教学学报 2002.8
[3]刘景林.《异步N进制计数器的简便设计方法》广东职业技术师范学院学报 2001.4
[4]罗春华.《用波形分析法设计同步十进制加法计数器》中国科技信息2008.1
[5]阎石主编.《数字电子技术基础》北京：高等教育出版社 2000
[6]刘素芳,赵新颖.《用EWB仿真计数器 74160的可行方案》实验室研究与探索.2008.2
[7]余孟尝.《数字电子技术基础简明教程》北京：高等教育出版社.2006
（作者单位：南京信息工程大学电子信息工程学院）
“本文中所涉及到的图表、公式、注解等请以PDF格式阅读”
[关键词]计数器 74160 74161 74163
一、引言
计数器是数字系统中广泛应用的一种基本逻辑器件。它不仅可以存储数据，还可以把存储的内容加1或减1，所以常用计数、分频、定时以及产生数字系统中的脉冲序列等。[1]在数字集成电路中有许多型号的计数器产品，可以直接利用这些数字集成电路来实现所需要的计数进制。计数功能和时序逻辑功能利用集成计数器的清零端和置数端实现状态归零，从而构成M进制计数器。
M进制计数器的设计方法比较多，如文献[2]、[3]、[4]。对于单个芯片的设计主要是如何利用清零端和置数端来实现，只要学生能够掌握同步和异步设计的区别就比较容易用复位法或置数法来设计。而两个芯片的设计就比较复杂了。
对于用两个芯片设计M（10
由多片集成芯片构成计数器。各芯片之间(或称为各级之间)的连接方式可分为串行进位方式、并行进位方式、整体置零方式和整体置数方式几种。
在串行进位方式中，以低位片的进位输出信号作为高位片的时钟输入信号。
在并行进位方式中．以低位片的进位输出信号作为高位片的工作状态控制信号(计数的使能信号)，两片的CP输入端同时接计数输入信号。
整体置零方式，是首先将两片 ＝0进制计数器按最简单的方式接成一个大于M进制的计数器(例如N·N进制)。然后在计数器计为M状态时译出异步置零信号 ＝0，将两片N进制计数器同时置零。
整体置数方式的原理与一片集成芯片的置数法类似。首先需将两片N进制计数器用最简单的连接方式接成一个大于M进制的计数器(例如N·N进制)，然后在选定的某一状态
下译出 ＝0信号．将两个N进制计数器同时置入适当的数据，跳过多余的状态，获得M进制计数器。采用这种接法要求已有的N进制计数器本身必须具有置数功能。
对于进位方式的区分是根据高位片时钟输入信号的选择而定，整体置零、整体置数的区分是由状态归零时候所选择的控制端口所定。因此，在多个计数芯片设计中，亦有如下四种组合：
a.串行进位方式和整体置零方式的组合
b.串行进位方式和整体置数方式的组合
c.并行进位方式和整体置零方式的组合
d.并行进位方式和整体置数方式的组合
计数器芯片种类繁多，不同计数器芯片的控制端口不同以及控制端口的触发要求不同。这里所以讨论的内容主要对于同时具有清零和置数端口的芯片，其他只具有一种控制端口的芯片可以参考。
下面以符合以上讨论的、常用的芯片为例来说明设计方法和需要注意的问题。
三、芯片设计的例子以及需要注意的问题
1.芯片74160的设计
74160是异步清零、同步置数式的十进制计数器，图1所示为其逻辑符号，功能表如表1所示。[6][7]\用74160来设计24进制的方法有如下三种：
方法一：并行进位方式和整体置零方式的组合
24进制计数器的设计用两个74160芯片，一个芯片实现低位0-9计数另一个芯片实现高位计数。因为74160亦为十进制计数芯片，所以低位片的C端口输出进位信号作为高位片的工作状态控制信号（由低位的C和高位的EP、ET相连)，两片的CP输入端同时接时钟输入信号。整体置零时，因为异步清零，所以当计数到24时即低位计到0100状态、高位计到0010状态，用低位片的Q2和高位片Q1获得整体置零信号 ＝0。设计如图2所示。
方法二：并行进位方式和整体置数方式的组合
24进制计数器的设计用两个74160芯片，一个芯片实现低位0-9计数另一个芯片实现高位计数。因为74160亦为十进制计数芯片，所以低位片的C端口输出进位信号作为高位片的工作状态控制信号（由低位的C和高位的EP、ET相连)，两片的CP输入端同时接计数输入信号。整体置数时，因为同步置数，所以当计数到23时即低位计到0011状态、高位计到0010状态，用低位片的Q1、Q0和高位片Q1获得整体置数信号 ＝0。设计如图3所示。
方法三：串行进位方式和整体置零方式的组合
24进制计数器的设计用两个74160芯片，一个芯片实现低位0-9计数另一个芯片实现高位计数。因为74160亦为十进制计数芯片，所以低位片的C端口输出进位信号作为高位片的时钟输入信号（由低位的C和高位的CP相连)，两片的EP、ET同时接入高电平1。整体置零时，因为异步置零，所以当计数到24时即低位计到0100状态、高位计到0010状态，用低位片的Q2和高位片Q1获得整体置零信号 ＝0。设计如图4所示。
在多个计数芯片设计的四种组合方式中的串行进位方式和整体置数方式的组合，对于74160芯片不再适用。因为采用整体置数方式时的置数控制端口是同步置数，即使当计数到23时即低位计到0011状态、高位计到0010状态，可以用低位片的Q2、Q1和高位片Q1获得整体置数控制信号 ＝0，但下一个时钟信号来时只有低位片可以获得触发时钟信号，高位片是由低位片计数到9（1001）状态后才能由C输出触发信号，所以只能使得低位片状态归零，高位片会保持原来状态。因此，这里我们要注意的问题是在多个计数芯片设计中串行进位方式和整体置数方式的组合不使用于74160.
2.芯片74161的设计
74161是异步清零、同步置数式的十六进制计数器，其逻辑符号和图1一致，功能表和74160的相同。
用74161来设计24进制的方法和74160有很大不同，74161不是十进制计数，因此先将低位片设成十进制计数再考虑进位方式和整体归零方式组合。
方法一：并行进位方式和整体置数方式的组合
24进制计数器的设计用两个74161芯片，一个芯片实现低位0-9计数另一个芯片实现高位计数。74161为十六进制计数芯片，这里先用低位片的异步清零端设计0-9计数，由低位片的Q3和Q1与非来获得 ＝0信号控制实现。同时把低位的Q3和Q0用一个与门和高位的EP、ET相连，实现每次计数到9时候高位加1。
然后整体归零只能采用整体置数方式实现，因为是同步置数，所以当计数到23时即低位计数到0011状态、高位计数到0010状态，用低位的Q1和Q0和高位的Q1获得整体置数信号 ＝0。设计如图5所示。
另外在采用低位片的异步清零端设计0-9计数，由低位片的Q3和Q1与非来获得 ＝0信号控制实现时不能再采用串行进位、整体置数方式组合了。原因是即使当计数到23时即低位计到0011状态、高位计到0010状态，可以用低位片的Q2、Q1和高位片Q1获得整体置数控制信号 ＝0，但下一个时钟信号来时只有低位片可以获得触发时钟信号，高位片是由低位片计数到9（1001）状态后才能由Q3和Q1相与输出触发信号，所以只能使得低位片状态归零，高位片会保持原来状态。因此，这里我们要注意的问题是低位采用异步清零设计0-9计数时，串行进位方式和整体置数方式的组合不使用于74161.
方法二：串行进位方式和整体置零方式的组合
24进制计数器的设计用两个74161芯片，一个芯片实现低位0-9计数另一个芯片实现高位计数。74161为十六进制计数芯片，这里先用低位片的同步置数端设计0-9计数，由低位片的Q3和Q0与非来获得 ＝0信号控制实现。同时把低位 端用一个反相器和高位的CP相连（因为在获得 ＝0信号时候是1到0跳变，而74161触发是0到1上升沿触发）。
然后整体归零只能采用整体置零方式实现，因为是异步清零，所以当计数到24时即低位计数到0100状态、高位计数到0010状态，用低位的Q2和高位的Q1获得整体置零信号 ＝0。设计如图6所示。
方法三：并行进位方式和整体置零方式的组合
24进制计数器的设计用两个74161芯片，一个芯片实现低位0-9计数另一个芯片实现高位计数。74161为十六进制计数芯片，这里先用低位片的同步置数端设计0-9计数，由低位片的Q3和Q0与非来获得 ＝0信号控制实现。同时把低位 端用一个反相器和高位的EP、ET相连。
然后整体归零只能采用整体置零方式实现，因为是异步清零，所以当计数到24时即低位计数到0100状态、高位计数到0010状态，用低位的Q2和高位的Q1获得整体置零信号 ＝0。设计如图7所示。
3.芯片74163设计
74163是同步清零、同步置数式的十六进制计数器，其逻辑符号和图1一致，功能表和74161的区别只是其中的异步清零变成同步清零。
用74163来设计24进制的方法和74161有很多相同之处，即可以采用先将低位片设成十进制计数再考虑进位方式和整体归零方式组合。
方法一：并行进位方式和整体置零方式的组合
24进制计数器的设计用两个74163芯片，一个芯片实现低位0-9计数另一个芯片实现高位计数。74163为十六进制计数芯片，这里先用低位片的同步置数端设计0-9计数，由低位片的Q3和Q0与非来获得 ＝0信号控制实现。同时把低位 端用一个反相器和高位的EP、ET相连。
然后整体归零只能采用整体置零方式实现，因为是同步清零，所以当计数到23时即低位计数到0011状态、高位计数到0010状态，用低位的Q1、Q0和高位的Q1获得整体置零信号 ＝0。设计如图8所示。
方法二：并行进位方式和整体置数方式的组合
24进制计数器的设计用两个74163芯片，一个芯片实现低位0-9计数另一个芯片实现高位计数。74163为十六进制计数芯片，这里先用低位片的同步置数端设计0-9计数，由低位片的Q3和Q0与非来获得 ＝0信号控制实现。同时把低位 端用一个反相器和高位的EP、ET相连。
然后整体归零只能采用整体置零方式实现，因为是同步清零，所以当计数到23时即低位计数到0011状态、高位计数到0010状态，用低位的Q1、Q0和高位的Q1获得整体置零信号 ＝0。设计如图9所示。
而24进制的串行进位方式则不适用于74163，因为串行进位方式高位片的输入时钟是由低位的计数9（1001）状态间接获得，而不论是整体置零还是整体置数，都是在高位计数到0010状态和低位计数到0011状态，此时只能让低位归零高位没有办法获得触发时钟。因此多个芯片计数器设计串行进位方式不使用于74163.
四、结论
由多片集成计数芯片构成计数器，各芯片之间(或称为各级之间)的连接方式的组合方式选择可以根据以上实例分析，总结如下：
1.芯片的整体置零或整体置数方式可以任意选择。
2.芯片的控制端口不论是清零端口还是置数端口只要是异步操作方式的即可以选择串行进位方式也可以选择并行进位方式。
3.芯片的控制端口不论是清零端口还是置数端口只要是同步操作方式的，只能选择并行进位方式。
通过以上分析和总结希望能够给学生提供一个清晰的思路，另外还可以让学生在掌握多芯片设计计数器的基础上可以进一步有用计数器芯片设计简单时钟系统的概念。
[参考文献]
[1]夏路易,田建艳.《探讨计数器设计的授课思路和方法》电气电子教学学报 2001.12
[2]孙宏国.《N进制计数器的几种设计方法及比较》电气电子教学学报 2002.8
[3]刘景林.《异步N进制计数器的简便设计方法》广东职业技术师范学院学报 2001.4
[4]罗春华.《用波形分析法设计同步十进制加法计数器》中国科技信息2008.1
[5]阎石主编.《数字电子技术基础》北京：高等教育出版社 2000
[6]刘素芳,赵新颖.《用EWB仿真计数器 74160的可行方案》实验室研究与探索.2008.2
[7]余孟尝.《数字电子技术基础简明教程》北京：高等教育出版社.2006
（作者单位：南京信息工程大学电子信息工程学院）
“本文中所涉及到的图表、公式、注解等请以PDF格式阅读”