随着芯片内部、芯片之间和电路板间相互通信的时钟频率和电路密集度的大幅度提高以及传输的时域脉冲越来越窄前沿越来越陡，为建立一个高效可靠的高速数据系统，确保数据的正确传输，对信号完整性的研究逐渐成为当代互连设计技术中的一个热点问题。 本课题概述了信号完整性的研究背景，接着描述了高速电路设计中几种典型信号完整性问题的起因和解决方法。总结了基于信号完整性分析的新一代高速数字电路的全新的产品设计方法以及业界常用的一些工具软件，并介绍了基于低压差分信号传输(LVDS)这一典型高速差分传输标准的电路设计。对于高速电路中极其重要的过孔，利用软件仿真的手段进行了一定的研究，并得出了一些有意义的结论。为保证10Gbps附属单元接口(XAUI)这种很有希望的新兴技术的成功应用设计和加工了一个高速多层PCB实验板，虽然由于加工时所带来的不可控性因素，测试数据仍然反映出对该通道进行软件仿真来优化设计所带来的性能提高，这对于高速板的设计有一定的指导意义。