随着电子信息产业对器件性能要求的不断提高,受衬底材料的限制,硅基器件已逐渐难以满足要求。而且集成电路一直遵循摩尔定律不断发展,器件特征尺寸不断减小,传统硅基的场效应晶体管作为集成电路电路中最核心的器件已经达到其物理极限,出现的短沟道效应、量子效应等已严重影响器件性能,导致器件无法正常工作。以石墨烯、过渡金属硫化物、黑磷、SiC为代表的二维材料具有厚度很薄、表面光滑平整、弯曲性好等优点,已成为新一代电子器件的理想沟道材料。本文采用基于密度泛函理论的从头计算方法,对SiC二维材料作为衬底的场效应晶体管进行研究。采用ATK软件构建器件模型,通过对比研究四种不同功函数的金属(Ag、Au、Al和Pd)材料电极的SiC肖特基势垒场效应晶体管(SiC-SBFET)的电子结构和I-V特性,完成电极材料选取。在此基础上,通过沟道长度调控,对SiC-SBFET进行改性研究。单层SiC与Ag、Au电极之间形成n型肖特基接触,其电子肖特基势垒高度(SBHs)分别为0.7和1.1eV;而单层SiC与Al、Pd电极之间形成p型肖特基接触,其SBHs分别为1.0和0.1eV。当栅极长度为5.1nm时,单层SiC与这四种不同金属接触形成的肖特基势垒场效应晶体管都能达到关态。Ag和Pd接触的SiC-SBFETs具有较大的开启电流,分别达到853和924 μA/μm。由于Pd与SiC具有优异的金属接触性能、较高的层间相互作用效率和较低的肖特基势垒高度,在栅极长度为5.1nm时能满足ITRS高性能的要求,从而选取Pd作为SiC-SBFET的电极材料。在沟道长度为4.1 nm时,Ag-SiC SBFET和Pd-SiC SBFET的开态电流分别降低为469和598 μA/μm;沟道长度为3.1 nm的Ag-SiC SBFET的器件甚至无法达到关态,沟道长度为3.1 nm的Pd-SiC SBFET的开态电流也降低至117 μA/μm。因此,由于短沟道效应的存在,通过缩短沟道长度不能提高SiC-SBFET的性能。通过保持栅极长度Lg=5.1 nm,分别在源和漏极延长沟道长度10%;以及保持沟道长度为5.1 nm,分别在源和漏极缩短10%的栅极长度(Lg=4.6 nm)两种方式设计四种不同underlap结构underlap结构。栅极长度Lg=5.1 nm和Lg=4.6 nm的SiC SBFET均可以满足关态的要求。栅极长度Lg=5.1 nm的SiC SBFET的开态电流分别降低为841 μA/μm和624 μA/μm,而栅极长度Lg=4.6 nm的SiC SBFET的开态电流分别为2792 μA/μm和1754 μA/μm,几乎是ITRS标准的2-3倍。由此可见,缩短栅极长度形成underlap的方式可极大提高SiC SBFET器件的性能,且underlap结构位于源极时性能更优。